Dynamické typy beranů

Jak již bylo uvedeno, informace v buňce dynamickou RAM reprezentováno jako přítomnost nebo nepřítomnost náboje na kondenzátoru. Schéma paměťových buněk JP dynamická paměť na jediném MOS tranzistoru s indukovaným p-kanálem je znázorněna na Obr. 6.6 (zvýrazněno tečkovaná čára). Diagram také ukazuje společné prvky pro n- buňky jednoho sloupce. Hlavní výhodou tohoto schématu jsou malé rozměry. akumulační kondenzátor C 1 má strukturu MIS a vyrábí se v jediném technologickém cyklu. Hodnota jeho kapacity jsou setiny pikoFaradu. Kondenzátor C 1 ukládá informační poplatek. Tranzistor VT 1 funguje jako spínač, který přenáší náboj kondenzátoru na bitovou datovou sběrnici SD při čtení, nebo nabíjení kondenzátoru při zápisu. V režimu úložiště musí mít adresní řádek potenciál logické jednotky, pod jehož vlivem je tranzistor VT 1 bude uzavřena ( U ziVT 1?0) a kondenzátor C 1 odpojena od datové sběrnice SD. Zařazení kondenzátoru do datové sběrnice se provádí logickou nulou na vedení. Zároveň tranzistor VT 1 napětí U zi.VT 1 <0, что приводит к его открыванию.

Rýže. 6.6. Schematické schéma buňky RAM dynamického typu se záznamovými prvky a čtecím zesilovačem.

Protože datová sběrnice SD sjednocuje všechny paměťové buňky daného sloupce, pak se vyznačuje velkou délkou a zásadní je vlastní kapacita. Proto při otevírání tranzistoru VT 1 potenciál datové sběrnice se mírně mění. Aby nastolený potenciál k SD jednoznačně identifikovat s úrovní napětí logické nuly nebo logické jedničky, je použit zesilovač na bázi tranzistoru VT 2 a rezistorem R. Bezprostředně před čtením se kapacita datové sběrnice dobije připojením ke zdroji energie přes tranzistor VT 4. Toto se provádí za účelem opravy potenciálu datové sběrnice. Při čtení informace dochází k přerozdělení náboje kondenzátoru a náboje datové sběrnice, v důsledku čehož informace uložené na kondenzátoru S 1 je zničen. Proto je ve čtecím cyklu nutné obnovit (regenerovat) náboj kondenzátoru. Pro tyto účely, stejně jako pro zápis nových hodnot do paměťové buňky, se používají tranzistory. VT 3 a VT 4, které připojují datovou sběrnici buď k napájecímu zdroji nebo ke společnému nulovému potenciálu. Pro zápis logické jednotky do paměťové buňky je nutné otevřít tranzistor VT4 s nulovou hodnotou řídicího signálu "" a připojit napájecí zdroj na datovou sběrnici. Pro zápis logické nuly je nutné otevřít tranzistor VT3 s nulovým potenciálem na vstupu "". Současné napájení logických nul na vstupy "" a "" není povoleno, protože to způsobí zkrat napájení společného zemnicího vodiče.

Na Obr. 6.7 ukazuje příklad struktury dynamického čipu RAM o kapacitě 64 kbit. Data v tomto paměťovém čipu jsou reprezentována jako 64k jednotlivých bitů, tzn. formát paměti 64k?1. Vstup a výstup se provádí odděleně, k čemuž je k dispozici dvojice výstupů DI(vstup) a DĚLAT(výstup). Pro zadání adresy je osm kontaktů A 0 — A 7. Adresování do 64k paměťových buněk se provádí šestnáctibitovými adresami A 0 — A 15. A nejprve u vchodů A 0-A 7 je dodáno osm nejméně významných číslic A 0 – A 7 adres a poté - osm nejvýznamnějších číslic A 8 – A 15. Nejméně významných osm bitů adresy je zachyceno v registru adres řádku signálem (signál načítání řádku). Nejvýznamnějších osm bitů adresy je zachyceno v registru adres sloupců aplikací signálu (signál načítání sloupců). Tento způsob přenosu adresového kódu se nazývá časově multiplexovaný. Multiplexování umožňuje snížit počet kolíků mikroobvodu. Paměťové buňky jsou uspořádány v matici 128 řádků a 512 sloupců. Linkový dekodér generuje adresový signál pro výběr paměťových buněk i-tý řádek, tzn. je vybrán jeden ze 128 řádků. Přístup k řádku způsobí připojení 512 paměťových buněk přes odpovídající bitové datové sběrnice SD tento řádek ke snímacím zesilovačům (jeden na sloupec). V tomto případě jsou paměťové kondenzátory všech paměťových buněk zvolené řady automaticky dobity na počáteční úroveň díky přenosu zesíleného signálu zpětnovazebním obvodem. Tento proces se nazývá regeneraci paměti. Sloupcový dekodér vybírá jeden z 512 snímacích zesilovačů. Bit vybraný v režimu čtení se vydá na linku DĚLAT. Pokud je záznamový signál aktivní současně se signálem na přednastaveném signálu, pak bit ze vstupu DI bude zapsán do zvoleného paměťového místa, zatímco výstup DĚLATčip zůstává během celého cyklu zápisu ve vypnutém stavu.

Rýže. 6.7. Struktura čipu RAM dynamického typu.

Na Obr. Obrázek 6.8 ukazuje časové diagramy, které vysvětlují, jak DRAM funguje. V režimu čtení (obr. 6.8, A) na adresové vstupy mikroobvodu je přivedeno osm nejméně platných číslic A 0 – A 7 adresa, po které je generován signál a řádek matice je vybrán podle přijaté adresy. Všechny paměťové buňky zvolené řady mají regenerovaný náboj kondenzátoru. Dále je osm nejvýznamnějších bitů adresy přivedeno na adresové vstupy mikroobvodu, načež je generován signál. Tento signál vybere požadovanou paměťovou buňku ze zvoleného řádku a načtený bit informace je odeslán na výstup mikroobvodu DĚLAT. V režimu čtení časový interval mezi signálem a výskytem dat na výstupu DĚLAT nazýváme vzorkovací čas t in.

Rýže. 6.8 Časový diagram dynamického typu RAM.

V režimu záznamu (obr. 6.8, b) během cyklu zápisu t tsz bere se časový interval mezi objevením se signálu a koncem signálu. V okamžiku, kdy se signál objeví, musí být data, která mají být zapsána, již přijata na vstupu. DI. Signál je obvykle generován před signálem.

Pro každý typ dynamických mikroobvodů RAM poskytují referenční knihy časové parametry, které regulují dobu trvání řídicích signálů aplikovaných na mikroobvod a také pořadí, ve kterém po sobě následují.

Náboj kondenzátoru DRAM se v průběhu času snižuje v důsledku úniku, proto pro zachování obsahu paměti musí být po určité době proveden proces regenerace každé paměťové buňky. Proto, aby se zabránilo vybíjení akumulačních kondenzátorů, je nutné po určité době přistupovat ke každému řádku matice. V normálním režimu provozu paměti RAM tato podmínka splněna není, protože k některým buňkám se přistupuje často, zatímco k jiným velmi zřídka. Proto je potřeba speciální blok zodpovědný za regeneraci paměti. Tento blok by se měl při absenci přístupů k RAM z externích zařízení cyklicky tvořit na adresových vstupech A 0-A 6 hodnot všech možných adres, doprovázených každou z nich řídicím signálem, tzn. provádět cyklický přístup ke všem 128 řádkům matice paměťových buněk. Regenerace musí být také provedena v těch časech, kdy je RAM využívána zařízeními, čímž se pozastaví interakce RAM s těmito zařízeními po dobu regenerace, tzn. uvedením těchto zařízení do pohotovostního režimu.

Z výše uvedeného vyplývá, že použití dynamické RAM vyžaduje poměrně složité schéma ovládání. Pokud vezmeme v úvahu, že přístup k RAM ze strany zařízení, se kterými pracuje, a přístup ze strany regeneračního okruhu jsou na sobě nezávislé, proto se mohou vyskytovat současně, je potřeba schéma zajistit uspořádanost těchto přístupů. Pro tyto účely existují schémata, která řídí provoz dynamické paměti RAM. Jedná se o tzv. dynamické řadiče RAM implementované na jediném čipu. Jejich použití umožňuje výrazně zjednodušit konstrukci paměti na dynamické RAM.

Lídrem ve výrobě dynamických čipů RAM je dnes Samsung. Kapacita jednoho čipu DRAM dosahuje 128 MB nebo více. Tato společnost navíc nabízí řadu pokročilých nápadů pro zajištění nejvyššího výkonu. Například operace čtení a zápisu se provádějí dvakrát v jednom hodinovém cyklu – na náběžné a sestupné hraně hodinového impulsu. Mitsubishi navrhlo koncept vložení malého množství statické vyrovnávací paměti (Cashed DRAM) do dynamických paměťových čipů, které ukládají nejčastěji požadovaná data.

Dynamická RAM

Dynamická paměť s náhodným přístupem (DRAM - Dynamic Random Access Memory) - volatilní polovodičová paměť s náhodným přístupem. V současné době je to hlavní typ paměti RAM používaný v moderních osobních počítačích a poskytuje nejlepší poměr ceny a kvality ve srovnání s jinými typy paměti RAM. Požadavky na rychlost, spotřebu a spolehlivost RAM se však neustále zvyšují a dynamická RAM se již snaží vyhovět moderním potřebám, takže v příštích letech bychom měli očekávat nástup komerčně dostupných konkurenčních typů RAM, jako je magnetorezistivní RAM .

1. Dynamické zařízení RAM.

Dynamická paměť s náhodným přístupem (DRAM - Dynamic Random Access Memory) je volatilní paměť s náhodným přístupem, jejíž každá buňka se skládá z jednoho kondenzátoru a několika tranzistorů. Kondenzátor uchovává jeden bit dat a tranzistory hrají roli klíčů, drží náboj v kondenzátoru a umožňují přístup ke kondenzátoru při čtení a zápisu dat.

Tranzistory a kondenzátor ale nejsou ideální a v praxi náboj z kondenzátoru dost rychle vyprchá. Proto je nutné periodicky, několik desítekkrát za sekundu, dobíjet kondenzátor. Proces načítání dat z dynamické paměti je navíc destruktivní, to znamená, že při čtení se vybíjí kondenzátor, který se musí znovu nabíjet, aby se data uložená v paměťové buňce neztratila navždy.

V praxi existují různé způsoby implementace dynamické paměti. Zjednodušené blokové schéma jedné z metod implementace je na obrázku 1.

Jak je vidět z obrázku, hlavním paměťovým blokem je paměťová matice skládající se z mnoha buněk, z nichž každá uchovává 1 bit informace.

Každý článek se skládá z jednoho kondenzátoru (C) a tří tranzistorů. Tranzistor VT1 povoluje nebo zakazuje záznam nových dat nebo regeneraci buněk. Tranzistor VT3 funguje jako klíč, který zabraňuje vybíjení kondenzátoru a umožňuje nebo zakazuje čtení dat z paměťové buňky. Tranzistor VT2 slouží ke čtení dat z kondenzátoru. Pokud je na kondenzátoru náboj, pak je tranzistor VT2 otevřený a proud poteče podél čáry AB, respektive na výstupu Q1 nebude žádný proud, což znamená, že buňka ukládá trochu informace s nulová hodnota. Pokud na kondenzátoru není žádný náboj, pak je kondenzátor VT2 uzavřen a proud poteče podél čáry AE, respektive na výstupu Q1 bude proud, což znamená, že buňka ukládá trochu informací s hodnotu „jedna“.

Náboj v kondenzátoru sloužící k udržení tranzistoru VT2 v otevřeném stavu při průchodu proudu jím se rychle spotřebovává, proto je při čtení dat z článku nutné náboj kondenzátoru regenerovat.

Aby dynamická paměť fungovala, musí být do matice vždy přivedeno napětí, ve schématu je označeno jako Up. Pomocí rezistorů R je napájecí napětí Up rovnoměrně rozloženo mezi všechny sloupce matice.

Paměť také obsahuje řadič paměťové sběrnice, který přijímá příkazy, adresy a data z externích zařízení a přenáší je do interních paměťových bloků.

Příkazy jsou přenášeny do řídící jednotky, která organizuje chod zbývajících jednotek a periodickou regeneraci paměťových buněk.

Adresa je převedena na dvě složky - adresa řádku a adresa sloupce a je přenášena do příslušných dekodérů.

Dekodér adresy linky určuje, ze které linky se má číst nebo zapisovat, a na tuto linku dodává napětí.

Dekodér adresy sloupce při čtení dat určuje, které bity načtených dat byly vyžádány a měly by být vydány na paměťovou sběrnici. Při zápisu dat dekodér určuje, do kterých sloupců se mají odesílat příkazy pro zápis.

Datový blok určuje, jaká data je třeba zapsat do kterého paměťového místa, a poskytuje příslušné datové bity pro zápis do těchto míst.

Regenerační bloky definují:

• když se načítají data a je nutné regenerovat buňku, ze které byla data načtena;
• když se zapisují data, a proto není nutná regenerace buněk.

Datová vyrovnávací paměť ukládá celý čtený řádek matice, protože při čtení je vždy přečten celý řádek, a poté umožňuje vybrat požadované datové bity z čteného řádku.

Uvažujme princip fungování dynamické paměti na příkladu blokového diagramu na obrázku 1. Budeme uvažovat práci s první buňkou (M11). Činnost zbývajících paměťových buněk je zcela identická.

1.1. Činnost dynamické paměti v klidu.

A tak první věc, kterou zvážíme, je tento klidový stav, kdy neexistují žádné přístupy do paměti a není ve fázi regenerace dat.

DRAM je volatilní paměť, takže ji lze používat pouze při napájení. V diagramu je výkon dodávaný do desky označen jako Up. Přiváděný výkon je pomocí tranzistorů R rozdělen mezi všechny sloupce paměťové matice.

Pokud je paměť nečinná (žádné příkazy nepřicházejí z řadiče paměťové sběrnice), pak není vydán žádný signál z dekodéru adresy řádku do žádného řádku řádků (S1-Sn) paměťové matice. V souladu s tím jsou tranzistory VT1 a VT3 paměťové buňky M11 uzavřeny, stejně jako podobné tranzistory všech ostatních paměťových buněk.

Proud z aplikovaného výkonu tedy protéká vedením AE pro první sloupec a podobně pro všechny ostatní sloupce paměťové matice. Poté se dostane na výstupy Q1-Qm, na kterých je nastavena "vysoká" napěťová úroveň, odpovídající hodnotě logické "1". Ale protože neexistují žádné příkazy z řídicí jednotky, "Data Buffer" ignoruje přijaté signály.

Je jasné, proč je potřeba tranzistor VT3. Chrání kondenzátor před vybitím při nedostupnosti dané paměťové buňky.

Proud procházející vedením AE také vstupuje do „Regenerační jednotky 1“, konkrétně do spodního vstupu prvku L3 (logické „AND“), to znamená, že na spodní vstup prvku L3 je přiváděna logická jednotka.

Uvažujme, jak bude v tomto případě fungovat regenerační jednotka.

Protože neexistují žádné signály z paměťového řadiče, pak na vstupu prvku L1 (logické "NOT") bude logická nula, a tedy na výstupu - logická "1". Na horním vstupu prvku L3 (logické "AND") tedy bude logická jednotka.

Mít dvě logické jedničky na vstupech prvku L3 (logické "AND") dostaneme logickou jedničku i na výstupu.

Výstup prvku L2 (logické "AND") bude logická nula, protože na obou jeho vstupech není žádné napětí, protože zde nejsou žádné příkazy a data z paměťového řadiče.

Výsledkem je, že na vstupech prvku L4 (logické "OR-NOT") bude logická nula a logická jednička, a tudíž na jeho výstupu bude logická nula, to znamená, žádné napětí. Jelikož zde není žádné napětí, nedobije se ani jeden kondenzátor prvního sloupce paměťové matice. Ačkoli, i kdyby bylo přítomno napětí, dobíjení by stále nebylo možné, protože dobíjecí tranzistory (podíl článku M11 je VT1) by byly uzavřeny, protože na žádný řádek paměťové matice (S1-Sn) není přivedeno napětí.

Úplně stejná situace bude se všemi sloupci paměťové matice.

Když je tedy paměť nečinná, kondenzátory se nedobíjejí a ukládají náboj (a podle toho i datový bit), který měly od posledního dobití. To však nemůže dlouho pokračovat, protože samovybíjením dojde po několika desítkách milisekund k vybití kondenzátoru a ztrátě dat. Proto je potřeba paměť neustále regenerovat.

1.2. Provoz dynamické paměti při čtení a regeneraci dat.

Princip čtení dat z dynamické paměti budeme uvažovat na příkladu čtení dat z paměťové buňky M11:

1. Procesor si vyžádá část dat (velikost závisí na bitové hloubce procesoru; u 32bitového procesoru je minimální výměnná jednotka obvykle 32 bitů) a vydá jejich adresu.

2. Řadič paměťové sběrnice převede adresu na číslo řádku a číslo sloupce a odešle číslo řádku do dekodéru adresy řádku. Dekodér adresy řádku vysílá signál do odpovídajícího řádku paměťových matic. Dohodli jsme se, že v příkladu budeme číst data z první paměťové buňky. Proto dekodér adres linky nabudí první linku (S1).

3. Napětí přivedené na linku S1 otevře tranzistory VT1 a VT3 první paměťové buňky a odpovídající tranzistory všech ostatních buněk první linky.

4. Další provoz paměti závisí na přítomnosti nebo nepřítomnosti náboje na kondenzátoru. Uvažujme samostatně dva případy, kdy je na kondenzátoru článku M11 náboj a kdy náboj není.

4.1. Nejprve zvažte případ, kdy je v kondenzátoru náboj (paměťová buňka obsahuje bit s hodnotou nula):

Protože je na kondenzátoru C paměťové buňky M11 náboj, tranzistor VT2 bude otevřený a proud vytvořený vstupním napětím Up půjde podél linie AB. Výsledkem je, že na výstupu Q1 prvního sloupce nebude žádný proud. A to znamená, že z paměťové buňky M11 byla načtena nula. Odpovídající informace o načteném bitu z prvního sloupce budou zapsány do "Data Buffer".

Pro udržení otevřeného tranzistoru VT2 a proudu procházejícího vedením AB se spotřebovává náboj kondenzátoru C. V důsledku toho se kondenzátor velmi rychle vybije, pokud nedojde k jeho regeneraci.

Protože na výstupu Q1 není žádný proud, nepůjde do "Regenerační jednotky 1", a proto na spodním vstupu prvku L3 (logické "AND") bude logická nula.

Vzhledem k tomu, že uvažujeme případ čtení dat, zápisový signál V1 a data pro zápis D1 do "Regenerační jednotky 1" nebudou dodány. Odpovídající signály D1-Dm a V1-Vm také nebudou aplikovány na zbytek regeneračních bloků.

Výsledkem je, že na vstupu prvku L1 (logické "NOT") bude logická "0" a na výstupu - logická "1", tedy na vstupech prvku L3 (logické "AND ") bude logická "0" a logická "1". To znamená, že výstupem tohoto prvku bude logická "0".

Výstup logického prvku L2 (logické "AND") bude logická nula, protože na obou jeho vstupech není žádné napětí, protože zde nejsou žádné příkazy pro zápis a data pro zápis z řadiče paměťové sběrnice.

Máme-li na obou vstupech prvku L4 logickou „0“ (logické „OR-NOT“), budeme mít na jeho výstupu logickou „1“, to znamená, že dobíjecí proud kondenzátoru C poteče z regenerační jednotky. Vzhledem k tomu, že dobíjecí tranzistor VT1 paměťového článku M11 je otevřený, bude nabíjecí proud bez překážek procházet do kondenzátoru C. Zbývající paměťové články prvního sloupce mají uzavřený nabíjecí kondenzátor, a proto se jejich kondenzátory nebudou dobíjet. .

4.2. Nyní zvažte případ, kdy v kondenzátoru není žádný náboj (paměťová buňka ukládá bit s hodnotou "1"):

Proud generovaný vstupním napětím Up půjde podél linie AE, protože tranzistor VT2 bude uzavřen. Proto bude na vstupu Q1 „Data Buffer“ proud, což znamená, že byl načten z paměťové buňky. Informace o načteném bitu z prvního sloupce se zapíše do "Data Buffer".

Vzhledem k tomu, že v kondenzátoru nebyl žádný náboj, není třeba jej dobíjet. Z regenerační jednotky by tedy neměl proudit žádný proud.

Protože na výstupu Q1 je proud, vstupuje také do „Regenerační jednotky“. Proto je na spodní vstup prvku L3 přivedena logická jednotka (logický "AND").

Vzhledem k tomu, že uvažujeme případ čtení dat, zápisový signál V1 a data pro zápis D1 do "Regenerační jednotky 1" nebudou aplikovány. Odpovídající signály D1-Dm a V1-Vm také nebudou odeslány do zbytku regeneračních bloků.

Proto na vstupu prvku L1 (logické "NOT") bude logická nula a na výstupu - logická "1". Na vstupech prvku L3 (logické "AND") tedy budou dvě logické jednotky. V důsledku toho dostaneme na výstupu i logickou jednotku.

Výstup logického prvku L2 (logický "AND") bude logická nula, protože na obou jeho vstupech není žádné napětí, protože zde nejsou žádné příkazy k zápisu a data k zápisu z paměťového řadiče.

Výsledkem je, že na vstupech prvku L4 (logické "OR-NOT") bude logická nula a logická jednička, a tudíž na jeho výstupu bude logická nula, to znamená, žádné napětí. Protože zde není žádné napětí, nebude dobíjen žádný z kondenzátorů v prvním sloupci paměťové matice.

5. Paralelně se čtením a regenerací dat prvního sloupce se pomocí stejného algoritmu načtou data ze zbývajících sloupců. V důsledku toho bude hodnota všech paměťových buněk prvního řádku zapsána do datové vyrovnávací paměti.

6. Od paměťového řadiče po dekodér adresy sloupců jsou uvedena čísla sloupců pro čtení. V jednom cyklu se čísla čtou z několika sloupců najednou. Počet sloupců ke čtení je určen kapacitou procesoru a způsobem jeho interakce s pamětí. U 32bitových procesorů je minimálním blokem čtení dat z 32 sloupců.

7. Z dekodéru adres sloupců jsou čísla sloupců přenesena do "Data Buffer", odkud jsou načtena odpovídající data a přenesena do procesoru.

Tím je cyklus čtení dat dokončen. Jak jste si všimli, při čtení dat se hodnoty načtou z celého řádku datové paměti najednou a následně se z ní vyberou potřebná data v „Data Buffer“. Minimální část čtení dat z dynamické paměti RAM je tedy řetězec.

Při čtení dat se současně regenerují. Ne všechna data RAM jsou však neustále potřebná pro práci, takže přístup k některým paměťovým buňkám může být velmi vzácný. Aby se data v takových buňkách neztratila, je třeba je číst vynuceně, bez čekání, až je procesor potřebuje.

Proto „Řídící jednotka“ s určitou frekvencí, v okamžicích nečinnosti paměti nebo mezi přístupy do paměti procesoru (nebo jiných zařízení), regeneruje data ve všech paměťových buňkách.

1.3. Práce dynamické paměti při zápisu dat.

Princip zápisu dat do dynamické paměti budeme uvažovat na příkladu zápisu dat do paměťové buňky M11:

1. Řadič paměťové sběrnice obdrží příkaz k zápisu dat, dat a adresy, kam mají být tato data zapsána.

2. Řadič paměťové sběrnice převede adresu na dvě složky – číslo řádku a čísla sloupců a výsledné složky předá „Dekodéru řádkových adres“ a „Dekodéru adres sloupců“. A data se přenesou do „Bloku pro práci s daty“.

3. Dekodér adresy řádku vysílá signál do odpovídajícího řádku paměťové matice. Dohodli jsme se, že v příkladu budeme zapisovat data do první paměťové buňky. Proto dekodér adres linky nabudí první linku (S1).

4. Současně s „Dekodérem adres sloupců“ jsou signály V odeslány do sloupců odpovídajících přijaté adrese. Stejné sloupce přijímají D signály z bloku datových operací, jejichž úroveň je určena hodnotou bitů zapisovaného slova.

5. Napětí přivedené na vedení S1 otevře kondenzátory VT1 a VT3 první paměťové buňky a odpovídající kondenzátory všech ostatních článků první řady.

6. Pokud je v článku M11 uložen bit s hodnotou „0“ (v kondenzátoru je náboj), pak proud vytvořený vstupním napětím Up půjde po linii AB, jinak po linii AE. . Ale to pro nás není důležité, protože data se zapisují do buňky M11 a ne čtou, takže datová vyrovnávací paměť bude ignorovat hodnotu načtenou z buňky. A z výstupu prvku L3 "Regenerační jednotky 1" bude vždy logická nula, protože ze sloupcového dekodéru přichází signál (V1) pro zápis dat do prvního sloupce.

Výsledkem je, že na vstupu prvku L1 bude logická jednotka a na výstupu logická nula. V souladu s tím máme na horním vstupu prvku L3 vždy logickou nulu, což znamená, že bez ohledu na hodnoty na spodním vstupu bude výstup prvku L3 logická nula.

Na spodním vstupu prvku L2 bude logická jednotka, protože signál V1 je vydáván z dekodéru adresy sloupce, a na horním vstupu bude buď nula nebo jedna, podle toho, jakou hodnotu má bit informace. psaný má.

Pokud má bit hodnotu "1", pak horní vstup prvku L2 bude "1". Mít dvě jedničky na vstupu, dostaneme logickou jedničku i na výstupu. Podle toho bude na vstupech prvku L4 přijata logická "1" a logická "0". V důsledku toho bude výstup logická "0", to znamená, že nebude proudit, a proto nebude nabíjení kondenzátoru C probíhat. Pokud předtím kondenzátor C obsahoval náboj, pak se po několika mikrosekundách vybije a prochází proud podél čáry AB. Do kondenzátoru C se tedy zapíše datový bit "1" odpovídající vybitému stavu kondenzátoru.

Pokud má bit hodnotu "0", pak horní vstup prvku L2 bude "0". Máme-li logickou nulu na horním vstupu a logickou jedničku na spodním, dostaneme logickou nulu na výstupu prvku L2. Výsledkem je, že na horním a spodním vstupu prvku L4 máme logické nuly, což znamená, že na výstupu prvku L4 bude logická jednotka, to znamená, že půjde nabíjecí proud kondenzátoru. Do kondenzátoru C se tedy zapíše datový bit "0" odpovídající nabitému stavu kondenzátoru.

Podobně budou data zapsána do dalších sloupců paměťové matice. V těch sloupcích, ve kterých není záznam dat vyžadován, budou data načtena z paměťové buňky a regenerována. V tomto případě nebudou data zapsána do vyrovnávací paměti.

Zápis dat do všech požadovaných buněk řádku paměťové matice a čtení s regenerací ze zbývajících buněk řádku se provádí paralelně.

Blokové schéma paměti zobrazené na obrázku 1 a popsaný princip činnosti odpovídají jedné z nejjednodušších organizací dynamické paměti. V praxi se taková paměť dlouho nepoužívá. Postupem času prošla řadou změn, které jí umožnily pracovat mnohem rychleji. Pojďme se na tato vylepšení podívat.

2. Etapy dynamické modernizace paměti s přímým přístupem.

Všechna zlepšení v provozu dynamické paměti byla zaměřena na zvýšení rychlosti provozu paměti, protože rychlost paměti RAM byla v historii výpočetní techniky jedním z faktorů bránících růstu výkonu počítače. Pokud se podíváme do historie počítačů, můžeme vidět, že každý průlom v organizaci RAM vedl k prudkému skoku v rychlosti počítačů.

Rychlost pamětí se přirozeně zvýšila zvýšením taktovací frekvence a zlepšením výrobního procesu. Byl to přirozený proces, který vedl k hladkému zvýšení rychlosti práce. Nás ale více zajímají změny v základní struktuře paměti, které vedly ke vzniku nových typů paměti. Právě o nich budu hovořit v této kapitole.

2.1. PM DRAM.

Jedním z prvních typů pamětí s náhodným přístupem používaných v osobních počítačích byla jednoduchá dynamická paměť s náhodným přístupem (PM DRAM - Page Mode DRAM), jejíž princip je popsán výše. PM DRAM se používala až do poloviny 90. let.

Jeho rychlost však bolestně chyběla, a tak byla v roce 1995 nahrazena pamětí FPM DRAM.

2.2. FPM DRAM.

FPM DRAM (Fast Page Mode DRAM) - paměť rychlé stránky. Jeho hlavním rozdílem od pamětí FP DRAM byla podpora uložených adres. To znamená, že pokud nové slovo načtené z paměti bylo na stejném řádku jako předchozí slovo, pak paměťová matice nebyla vyžadována a data byla vzorkována z „Data Buffer“ (viz obrázek 1) podle čísel sloupců. To umožnilo v případě čtení datových polí z paměti výrazně zkrátit dobu čtení.

Data se však do paměti zapisovala úplně stejným způsobem jako v PM DRAM. A zdaleka ne vždy byla načtená data umístěna v jednom řádku. V důsledku toho zvýšení produktivity silně záviselo na typu programů, se kterými počítač pracoval. Nárůst může být jak významný, tak může dojít ke zpomalení vůbec kvůli dodatečné režii pro analýzu čísla řádku předchozí operace čtení.

Další typ paměti, který nahradil FPM DRAM, se objevil o rok později (v roce 1996) a byl nazván EDO-DRAM.

2.3. EDO DRAM.

EDO-DRAM (Extended Data Out DRAM) je dynamická paměť s vylepšeným výstupem. V tomto typu paměti byla adresa dalšího čteného slova přenesena před dokončením čtení datového řádku paměti, to znamená předtím, než byla načtená data z paměti přenesena do procesoru.

Začít číst nové datové slovo před dokončením čtení předchozího bylo možné díky zavedení tzv. registrů - latch, které ukládaly poslední přečtené slovo i po přečtení nebo zápisu dalšího slova.

Kombinací také inovací paměti FPM RAM přinesl nový typ paměti nárůst výkonu na vrcholu, dosahující 15-20 %.

Pokrok však nestál, rostly takty procesorů, systémové sběrnice a samozřejmě paměti. Se zvyšující se rychlostí hodin bylo stále obtížnější dosáhnout stabilního provozu paměti EDO-DRAM, protože kvůli nepředvídaným zpožděním mohlo začít čtení nového datového slova dříve, než bylo předchozí datové slovo uloženo pomocí západek.

V důsledku toho SDRAM nahradil EDO-DRAM.

2.4. SDRAM.

SDRAM (Synchronous DRAM) je synchronní dynamická paměť s náhodným přístupem. Jak název napovídá, paměť běžela synchronizovaně, synchronizovaně s paměťovým řadičem, který zajistil dokončení cyklu čtení/zápisu řádku v určený čas. To umožnilo vydat nový příkaz pro čtení dříve, než bylo dokončeno čtení předchozího datového slova, přičemž bylo zajištěno, že čtení bude dokončeno správně a čtení nového slova začne s minimálním zpožděním.

Problémy však byly se střídáním čtení a zápisu. Když bylo načteno několik slov dat za sebou, nebyly žádné problémy, ale pokud byl před koncem záznamu přijat příkaz k přečtení zapsaného slova, mohlo by to vést ke čtení nesprávných dat. Řadič synchronní paměti je proto dále komplikovaný a poskytuje ochranu proti takovým situacím.

Také v paměti SDRAM se zvýšil počet paměťových matic z jedné na dvě, někdy až na čtyři. To umožnilo regenerovat řádky jiné matice při přístupu k jedné paměťové matici, což zase umožnilo zvýšit hodinovou frekvenci paměti v důsledku snížení zpoždění regenerace.

Umožnil také číst data z několika paměťových matic najednou. To znamená, že zatímco probíhá čtení z jedné paměťové matice, adresa nového slova pro čtení / zápis se již přenáší do jiného.

Postupem času vývoj výrobní technologie a schopnost pracovat s několika paměťovými maticemi najednou umožnily výrazně zvýšit vnitřní rychlost dynamických paměťových čipů. Externí paměťová sběrnice se stala úzkým hrdlem a zpomalila věci. V důsledku toho byl vyvinut nový typ DDR SDRAM. S příchodem DDR SDRAM se předchozí SDRAM stala známou jako SDR SDRAM (Single Data Rate DRAM).

2.5. DDR SDRAM.

DDR SDRAM (Double Data Rate SDRAM) je synchronní dynamická paměť s náhodným přístupem s dvojnásobnou datovou rychlostí.

U tohoto typu RAM probíhá výměna dat na externí sběrnici nejen po přední části hodinového pulsu, ale také podél poklesu. Výsledkem je, že bez zvýšení hodinové frekvence externí sběrnice se množství přenášených informací zdvojnásobí.

Zvyšování rychlosti externí datové sběrnice ale nestačí, je nutné, aby si takovou rychlost udržela samotná paměť. Vzhledem k tomu, že zvýšit frekvenci RAM je poměrně obtížné, zdlouhavé a drahé, šli výrobci na trik. Namísto zvýšení taktovací frekvence paměti zvětšili šířku interní datové sběrnice (od buněk paměťové matice po I/O buffery) a udělali ji dvakrát tak velkou, než je šířka externí paměťové sběrnice (z paměťového řadiče zabudovaného do severní můstek nebo procesor do paměti čipu). To znamená, že za 1 cyklus bylo načteno tolik dat, kolik bylo možné přenést přes externí sběrnici pouze ve dvou cyklech. V tomto případě byla šířka externí datové sběrnice 64 bitů a vnitřní 128 bitů.

V důsledku toho byla první část dat přenášena z paměťového čipu podél okraje hodinového pulsu a druhá část byla přenášena podél pádu. Obdobná situace byla i při zápisu dat do paměti. Nejprve byla přijata první část dat a poté druhá, načež byly zpracovány současně.

Vzhledem k režii a nutnosti použít multiplexor pro spojení dvou částí dat přenášených do RAM a demultiplexor pro rozdělení dat načtených z paměti na dvě části se však latence paměti výrazně zvýšila.

Latence je doba mezi vyžádáním dat z paměti a dobou, kdy RAM začne poskytovat požadovaná data.

Výsledkem je, že reálný výkon DDR pamětí oproti SDR vzrostl pouze o 30-40 procent.

Nejoblíbenější modely pamětí DDR běžely na 200 MHz, ale byly označeny DDR400. 400 znamenalo počet transakcí (směn) za sekundu. S taktovací frekvencí 200 MHz a přenosem dat podél přední a dolní části hodinového pulsu bude skutečně vykonáno 400 MTP za sekundu. Vnitřní frekvence paměťového čipu bude v tomto případě rovněž 200 MHz.

S příchodem DDR pamětí se latence stala jedním ze skutečných parametrů paměťového čipu. V důsledku toho byl pro přibližné posouzení výkonnosti paměti zaveden takový koncept jako časování paměti.

Časování je obvykle nastaveno sadou čtyř čísel, která určují zpoždění hlavní paměti v operačních cyklech paměťového čipu. Tabulka 1 ukazuje příklad dekódování časování pamětí DDR266 (časování: 2,5-3-3-7) v pořadí jejich umístění v řádku.

Tabulka 1. Dešifrování časování paměti RAM.

Pomocí časování můžete určit:

• čas potřebný k načtení prvního bitu z paměti, když je požadovaný řádek již otevřený, - Tcl cykly;
• čas potřebný k přečtení prvního bitu z paměti, když je linka neaktivní, - Trcd + Tcl cykly;
• doba potřebná k načtení prvního bitu z paměti, když je aktivní další linka, jsou hodinové cykly Trp+Trcd+Tcl;

Časování lze změnit (přetaktovat paměti), spolu s taktem, ale stabilita paměti není zaručena, takže při pokusu o zprovoznění paměti s nestandardním nastavením musíte být velmi opatrní a opatrní.

Tabulka 2 uvádí hlavní certifikované standardy DDR SDRAM a jejich parametry.

Tabulka 2. Parametry standardů paměti DDR SDRAM.

Zvýšení taktovací frekvence paměťového čipu nad 200 MHz v této fázi bylo extrémně obtížné. Samozřejmě existovaly paměti běžící na 233, 250 a dokonce 267 MHz, ale to byly necertifikované standardy a byly drahé.

V důsledku toho vývojáři pamětí pokračovali ve vývoji architektury pamětí DDR SDRAM. Logickým výsledkem tohoto vývoje byla DDR2 SDRAM.

2.6. DDR2 SDRAM.

V paměti DDR2 SDRAM byla šířka interní datové sběrnice zdvojnásobena a nyní čtyřnásobně přesahuje externí datovou sběrnici. Výsledkem je, že při stejné taktovací frekvenci externí paměťové sběrnice měla paměť DDR2 SDRAM vnitřní taktovací frekvenci poloviční než paměť DDR SDRAM.

Pro srovnání si vezměme špičkové paměti DDR (DDR400) a první specifikaci pamětí DDR2 (DDR2-400). Zdálo by se, že jelikož se jedná o nový typ paměti, měla by pracovat rychleji, ale vůbec tomu tak nebylo. V praxi byly paměti DDR2-400 téměř pomalejší než paměti DDR400.

Podívejme se proč. A tak první je hodinová frekvence externí datové sběrnice. Ta byla pro oba typy pamětí stejná – 200 MHz a stejná byla i šířka externí datové sběrnice – 64 bitů. V důsledku toho nemohla být rychlost pamětí DDR2-400 znatelně vyšší než u pamětí DDR400.

Navíc u pamětí DDR400 byla šířka interní sběrnice pouze 2x větší než externí, zatímco u DDR2-400 to bylo čtyřikrát. V důsledku toho je návrh multiplexeru a demultiplexeru paměti DDR2-400 složitější. Navíc data pro čtení/zápis nejsou vždy umístěna na stejném řádku paměťové matice, v důsledku toho není možné číst/zapisovat všechna datová slova současně, tato vlastnost je tím negativněji ovlivněna, tím větší šířka vnitřní datové sběrnice a ta je samozřejmě větší pro paměti DDR2.

Jaká je tedy výhoda pamětí DDR2-400. A výhoda je v taktovací frekvenci paměťového čipu. Byla dvakrát nižší než taktovací frekvence čipu DDR-400. To poskytlo obrovský potenciál pro zvýšení výkonu paměti a snížení spotřeby energie.

Díky tomu se velmi rychle objevily paměti s externí sběrnicí pracující na taktovací frekvenci 400 MHz. A později u špičkových modelů pamětí DDR2 dosáhl takt externí sběrnice 533 MHz, s taktovací frekvencí paměťového čipu 266 MHz a špičkovou teoretickou šířkou pásma 9,6 Gb/s, což i přes zvýšenou latenci výrazně převyšovalo možnosti paměti DDR.

Tabulka 3 uvádí hlavní standardy DDR2 SDRAM a jejich parametry.

* U různých výrobců se standardní časování může lišit a velmi závisí na kvalitě základny prvků.

Tabulka 3. Parametry standardů paměti DDR2 SDRAM.

V tomto okamžiku byla prakticky dosažena hranice možnosti vylepšení DDR2 pamětí z hlediska frekvence a latence. Další zvýšení výkonu vedlo k výraznému zvýšení spotřeby energie a odvodu tepla a snížení stability a spolehlivosti paměti.

V důsledku toho vývojáři v roce 2005 představili prototypy nové generace paměti DDR SDRAM - DDR3 SDRAM. Masová výroba této paměti a expanze trhu však začala až v roce 2009.

2.7. DDR3 SDRAM.

Hlavní směr vývoje DDR3 SDRAM zůstal stejný jako u DDR2 SDRAM. To znamená, že šířka datové sběrnice vnitřní paměti byla opět zdvojnásobena, což vedlo ke snížení taktovací frekvence vnitřní paměti na polovinu. Kromě toho byl při výrobě pamětí použit nový technologický postup, zpočátku - až 90 nm, pak - až 65 nm, 50 nm, 40 nm, a zdá se, že to není limit.

To vše vývojářům otevřelo další možnosti ke zvýšení taktovací frekvence externí paměťové sběrnice, taktovací čistoty samotného paměťového čipu, snížení provozního napětí a zvýšení kapacity paměti.

Spolu s nárůstem šířky interní datové sběrnice se však zvyšovala latence paměti, zařízení multiplexer / demultiplexer se zkomplikovalo. Obecně platí, že všechny problémy pamětí DDR a DDR2 byly přeneseny do pamětí DDR3.

Ale díky zlepšení technologického procesu a architektury paměti bylo možné zkrátit dobu cyklu čtení/zápisu, což umožnilo poněkud snížit dopad zvýšené latence na výkon paměti.

Tabulka 3 uvádí stávající standardy DDR3 SDRAM a jejich hlavní parametry.

* U různých výrobců se standardní časování může lišit a velmi závisí na výrobním procesu a kvalitě základny prvků.

Tabulka 4. Parametry standardů DDR3 SDRAM.

Paměť DDR3 dnes (začátek roku 2012) zaujímá dominantní postavení na trhu, ale již nyní přichází být nahrazena pamětí DDR nové generace - DDR4 SDRAM.

2.8. DDR4 SDRAM.

Standardy nové generace pamětí byly představeny již v roce 2008 v San Franciscu na fóru pořádaném společností Intel. První prototypy pamětí DDR4 předvedl Sumsung v roce 2011. Výroba tohoto typu pamětí je však plánována na rok 2012 a konečné dobytí trhu skončí nejdříve v roce 2015. Takto pozdní termíny zahájení sériové výroby jsou způsobeny především tím, že možnosti pamětí DDR3 ještě nejsou zcela vyčerpány a mohou uspokojit požadavky většiny uživatelů. V důsledku toho nebude vstup na trh s novým typem paměti komerčně opodstatněný.

Paměť DDR4 bude pokračovat v trendu pamětí DDR. Zvětší se šířka vnitřní sběrnice, zlepší se výrobní technologie na 32-36 nm, zvýší se taktovací frekvence vnější i vnitřní sběrnice a sníží se také napětí.

Pojďme si o tom ale povědět podrobněji, až se objeví první sériově vyráběné ukázky pamětí, a nyní si shrňme recenzi dynamické paměti a zformulujme její hlavní výhody a nevýhody.

3. Výhody a nevýhody dynamické paměti.

Výhody dynamické paměti:

• nízké náklady;
• vysoký stupeň balení, umožňující vytvoření velkokapacitních paměťových čipů.

Nevýhody dynamické paměti:

• relativně nízká rychlost, protože proces nabíjení a vybíjení kondenzátoru, i když mikroskopický, trvá mnohem déle než přepínání spouště;
• vysoká latence, především díky interní datové sběrnici, která je několikanásobně širší než externí, a nutnosti použití multiplexeru / demultiplexoru;
• nutnost regenerace náboje kondenzátoru, kvůli jeho rychlému samovybíjení, kvůli jeho mikroskopické velikosti.

V počítači je mnohem více dynamické paměti než statické paměti, protože je to DRAM, která se používá jako hlavní paměť VM. Stejně jako SRAM se dynamická paměť skládá z jádra (ze pole) a logiky rozhraní (vyrovnávací registry, zesilovače pro čtení dat, regenerační obvody atd.). Přestože počet typů DRAM již přesáhl dvě desítky, jejich jádro je organizováno téměř stejně. Hlavní rozdíly souvisí s logikou rozhraní a tyto rozdíly jsou dány také rozsahem mikroobvodů - kromě hlavní paměti VM jsou integrované obvody dynamické paměti obsaženy například ve video adaptérech. Klasifikace dynamických paměťových čipů je znázorněna na Obr. 5.10.

Abychom ocenili rozdíly mezi typy DRAM, zastavme se nejprve u algoritmu pro práci s dynamickou pamětí. K tomu použijeme Obr. 5.6.

Na rozdíl od SRAM se adresa buňky DRAM přenáší do mikroobvodu ve dvou krocích, nejprve adresa sloupce a poté řádek, což umožňuje snížit počet pinů adresové sběrnice asi na polovinu, zmenšit velikost balení a umístit více mikroobvodů na základní desku. To samozřejmě vede ke snížení výkonu, protože přenos adresy trvá dvakrát déle. K označení, která část adresy je v určitém okamžiku přenášena, se používají dva pomocné signály RAS a CAS. Při přístupu k paměťové buňce je adresa řetězce nastavena na adresovou sběrnici. Po stabilizaci procesů na sběrnici je dán signál RAS a adresa je zapsána do vnitřního registru mikroobvodu

Rýže. 5.10. Klasifikace dynamické RAM: a - čipy pro hlavní paměť; b - čipy pro video adaptéry

Paměť. Adresa sloupce je pak nastavena na adresové sběrnici a je vydán signál CAS. V závislosti na stavu linky WE jsou data čtena z buňky nebo zapisována do buňky (před zápisem je třeba data umístit na datovou sběrnici). Interval mezi nastavením adresy a vydáním signálu RAS (nebo CAS) je určen technickými vlastnostmi mikroobvodu, obvykle se však adresa nastavuje v jednom cyklu systémové sběrnice a v dalším řídicí signál. Ke čtení nebo zápisu jedné buňky DRAM je tedy zapotřebí pět cyklů, ve kterých nastane následující: vydání adresy řádku, vydání signálu RAS, vydání adresy sloupce, vydání signálu CAS, provedení operace čtení/zápis (ve statické paměti postup trvá pouze dva až tři tahy).

Měli byste si být také vědomi nutnosti regenerace dat. Ale spolu s přirozeným vybíjením kondenzátoru GE v průběhu času vede čtení dat z DRAM také ke ztrátě náboje, takže po každé operaci čtení je třeba data obnovit. Toho je dosaženo přepsáním stejných dat ihned po přečtení. Při čtení informací z jedné buňky se skutečně vydají data celého vybraného řádku najednou, ale použijí se pouze ta, která jsou ve sloupci zájmu, a všechny ostatní jsou ignorovány. Operace čtení z jedné buňky tedy vede ke zničení dat celého řádku a je třeba je obnovit. Regeneraci dat po přečtení provádí automaticky logika rozhraní čipu a děje se tak ihned po přečtení řádku.

Nyní se podívejme na různé typy dynamických paměťových čipů, počínaje systémovými DRAM, tedy čipy navrženými pro použití jako hlavní paměť. V počáteční fázi se jednalo o asynchronní paměťové mikroobvody, jejichž činnost nebyla pevně svázána s hodinovými impulsy systémové sběrnice.

Asynchronní dynamická RAM. Asynchronní dynamické čipy RAM jsou řízeny signály RAS a CAS a jejich činnost v zásadě přímo nesouvisí s taktem sběrnice. Asynchronní paměť je charakterizována dodatečným časem stráveným na interakci paměťových čipů a řadiče. V asynchronním obvodu bude tedy signál RAS generován až poté, co hodinový puls dorazí do řadiče a bude vnímán paměťovým čipem po nějakém čas. Poté paměť vydá data, ale řadič je bude schopen číst až po příchodu dalšího hodinového impulsu, od kterého by měl pracovat synchronně se zbytkem zařízení VM. Během cyklu čtení/zápisu tedy dochází k malým zpožděním kvůli čekání paměti řadiče a řadiče paměti.

MikroobvodyDOUŠEK. První dynamické paměťové čipy využívaly nejjednodušší způsob výměny dat, často nazývaný tradiční. Umožňoval čtení a zápis řádku paměti pouze v každém pátém cyklu (obr. 5.11, A). Kroky tohoto postupu byly popsány dříve. Tradiční DRAM odpovídá vzorci 5-5-5-5. Čipy tohoto typu mohly pracovat na frekvencích až 40 MHz a díky své pomalosti (přístupová doba byla cca 120 ns) dlouho nevydržely.

MikroobvodyFPM DOUŠEK. Čipy DRAM, které implementují režim FPM, jsou také ranými typy DRAM. Podstata režimu byla ukázána dříve. Schéma čtení pro FPM DRAM (obr. 5.11, b) je popsáno vzorcem 5-3-3-3 (celkem 14 cyklů). Použití schématu rychlého stránkování zkrátilo přístupovou dobu na 60 ns, což při zohlednění schopnosti pracovat na vyšších frekvencích sběrnice vedlo ke zvýšení výkonu paměti o cca 70 % oproti tradiční DRAM. Tento typ mikročipu byl používán v osobních počítačích přibližně do roku 1994.

MikroobvodyEDO DOUŠEK. Dalším krokem ve vývoji dynamických RAM byly integrované obvody s režim hyperstránky, přístup(HPM, Hyper Page Mode), známější jako EDO (Extended Data Output – prodloužená doba uchování dat na výstupu). Hlavním rysem technologie je delší doba dostupnosti dat na výstupu čipu ve srovnání s FPM DRAM. V čipech FPM DRAM zůstávají výstupní data platná pouze tehdy, když je aktivní signál CAS, a proto druhý a další přístup k lince vyžaduje tři cykly: cyklus přepnutí CAS do aktivního stavu, cyklus čtení dat a CAS přepnout cyklus do neaktivního stavu. V EDO DRAM se na aktivní (sestupné) hraně signálu CAS data ukládají do vnitřního registru, kde se ukládají ještě nějakou dobu po příchodu další aktivní hrany signálu. To umožňuje použití uložených dat, když je CAS již neaktivní (obrázek 5.11, PROTI)

Jinými slovy, časové parametry jsou vylepšeny díky eliminaci čekácích cyklů na okamžik stabilizace dat na výstupu mikroobvodu.

Čtecí schéma EDO DRAM je již 5-2-2-2, což je o 20 % rychlejší než FPM. Přístupová doba je cca 30-40 ns. Je třeba poznamenat, že maximální frekvence systémové sběrnice pro čipy EDO DRAM by neměla překročit 66 MHz.

MikroobvodyBEDO DOUŠEK. Technologie EDO byla vylepšena společností VIA Technologies. Nová modifikace EDO je známá jako BEDO (Burst EDO - dávkové EDO). Novinkou této metody je, že při prvním přístupu je přečten celý řádek mikroobvodu, který zahrnuje po sobě jdoucí slova paketu. Sekvenční přenos slov (přepínání sloupců) je automaticky sledován vnitřním čítačem mikroobvodu. To eliminuje potřebu vydávat adresy pro všechny buňky v paketu, ale vyžaduje podporu externí logiky. Metoda umožňuje zkrátit dobu čtení druhého a následujících slov o jeden další cyklus (obr. 5.11, d), díky čemuž má vzorec tvar 5-1-1-1.

5.11. Časové diagramy různých typů asynchronní dynamické paměti s délkou paketu čtyř slov: a - tradiční DRAM; b - FPM FRAM; PROTI- EDO DRAM;

G - BEDO DRAM

MikroobvodyEDRAM. Rychlejší verzi DRAM vyvinula Enhanced Memory Systems, divize Ramtronu. Technologie je implementována ve variantách FPM, EDO a BEDO. Čip má rychlejší jádro a vnitřní cache paměť. Přítomnost posledně jmenovaného je hlavním rysem technologie. Mezipaměť je statická (SRAM) s kapacitou 2048 bitů. Jádro EDRAM má 2048 sloupců, z nichž každý je připojen k interní mezipaměti. Při přístupu k libovolné buňce se současně čte celý řádek (2048 bitů). Čtený řádek je vložen do SRAM a přenos informací do mezipaměti nemá prakticky žádný vliv na výkon, protože probíhá v jednom hodinovém cyklu. Při dalších přístupech k buňkám patřícím do stejného řádku jsou data přebírána z rychlejší mezipaměti. K dalšímu volání jádra dochází při přístupu k buňce, která není umístěna v řádku čipu uloženého v mezipaměti.

Technologie je nejúčinnější pro sekvenční čtení, to znamená, když se průměrná doba přístupu pro mikroobvod blíží hodnotám typickým pro statickou paměť (asi 10 ns). Hlavní problém spočívá v nekompatibilitě s řadiči používanými při práci s jinými typy DRAM

Synchronní dynamická RAM. V synchronních DRAM je výměna informací synchronizována externími hodinovými signály a probíhá v přesně definovaných časových bodech, což umožňuje plně využít šířku pásma sběrnice procesor-paměť a vyhnout se čekáním. Adresa a řídicí informace jsou zaznamenány v paměťovém IC. Poté se odezva mikroobvodu objeví po přesně definovaném počtu hodinových impulsů a procesor může tento čas využít pro další akce, které nesouvisejí s přístupem do paměti. V případě synchronní dynamické paměti se místo délky přístupového cyklu hovoří o minimální dovolené periodě taktovací frekvence a to se již bavíme o době řádově 8-10 ns.

MikroobvodySDRAM. Zkratka SDRAM (Synchronous DRAM - synchronous DRAM) se používá pro označení čipů "normální" synchronní dynamické RAM. Základní rozdíly mezi SDRAM a asynchronní dynamickou RAM diskutovanou výše lze zredukovat na čtyři body:

Synchronní způsob přenosu dat na sběrnici;

Dopravníkový mechanismus pro přepravu balíku;

Použití několika (dvou nebo čtyř) interních paměťových bank;

Přenesení části funkcí paměťového řadiče na logiku samotného mikroobvodu.

Synchronizace paměti umožňuje paměťovému řadiči „vědět“, kdy jsou data připravena, čímž se snižuje režie čekání a vyhledávání dat. Protože se data objevují na výstupu integrovaného obvodu současně s hodinovými impulsy, je interakce paměti s jinými VM zařízeními zjednodušena.

Na rozdíl od BEDO umožňuje pipeline přenos paketových dat v hodinových cyklech – díky tomu může RAM plynule pracovat na vyšších frekvencích než asynchronní RAM. Výhody pipeline se zvyšují zejména při přenosu dlouhých paketů, nepřesahujících však délku čipové linky.

Významného účinku se dosáhne rozdělením celé sady buněk do nezávislých vnitřních polí (bank). To umožňuje kombinovat přístup do buňky jedné banky s přípravou na další operaci v jiných bankách (dobíjení řídicích obvodů a obnova informací). Schopnost udržovat několik řádků paměti otevřených současně (z různých bank) také zlepšuje výkon paměti. Se sekvenčním přístupem do bank se frekvence přístupu ke každé z nich individuálně snižuje úměrně počtu bank a SDRAM může pracovat na vyšších frekvencích. Díky vestavěnému čítači adres umožňuje SDRAM stejně jako BEDO DRAM čtení a zápis v burst režimu a v SDRAM se délka paketu mění a v burst režimu je možné číst celý paměťový řádek. IC lze charakterizovat vzorcem 5-1-1-1. Přestože vzorec pro tento typ dynamické paměti je stejný jako u BEDO, schopnost pracovat na vyšších frekvencích znamená, že SDRAM se dvěma 6anky na taktovací frekvenci sběrnice 100 MHz dokáže téměř zdvojnásobit výkon pamětí typu BEDO.

MikroobvodyDDR SDRAM. Důležitým krokem v dalším vývoji technologie SDRAM byla DDR SDRAM (Double Data Rate SDRAM - SDRAM s dvojnásobnou rychlostí přenosu dat). Na rozdíl od SDRAM nová modifikace dodává data v burst režimu na obou okrajích synchronizačního impulsu, díky čemuž je propustnost dvojnásobná. Existuje několik specifikací DDR SDRAM v závislosti na taktovací frekvenci systémové sběrnice: DDR266, DDR333, DDR400, DDR533. Špičková šířka pásma paměťového čipu DDR333 je tedy 2,7 ​​GB / s a ​​pro DDR400 - 3,2 GB / s. DDR SDRAM je v současnosti nejběžnějším typem dynamické paměti v osobních VM.

MikroobvodyRDRAM, DDRRAM. Nejviditelnějším způsobem, jak zvýšit efektivitu procesoru s pamětí, je zvýšit taktovací frekvenci sběrnice nebo šířku vzorku (počet bitů odeslaných současně). Bohužel pokusy o kombinaci obou možností narážejí na značné technické potíže (s nárůstem frekvence se prohlubují problémy s elektromagnetickou kompatibilitou, je obtížnější zajistit současný příjem všech bitů informací přenášených paralelně ke spotřebiteli). Většina synchronních DRAM (SDRAM, DDR) používá široké vzorkování (64 bitů) s omezenou frekvencí sběrnice.

Zásadně odlišný přístup k budování DRAM navrhl Rambus v roce 1997. Zaměřuje se na zvýšení taktovací frekvence na 400 MHz při současném snížení šířky vzorku na 16 bitů. Nová paměť je známá jako RDRAM (Rambus Direct RAM). Existuje několik druhů této technologie: Base, Concurrent a Direct. Celkově se taktování provádí na obou okrajích hodinových signálů (jako v DDR), díky čemuž je výsledná frekvence 500-600, 600-700 a 800 MHz, resp. První dvě možnosti jsou téměř totožné, ale změny v technologii Direct Rambus jsou poměrně výrazné.

Nejprve se zastavme u zásadních aspektů technologie RDRAM, zaměřme se především na modernější verzi – DRDRAM. Hlavním rozdílem od ostatních typů DRAM je originální systém výměny dat mezi jádrem a paměťovým řadičem, který je založen na tzv. „Rambus channel“, který využívá asynchronní blokově orientovaný protokol. Na logické úrovni jsou informace mezi řadičem a pamětí přenášeny v paketech.

Existují tři typy paketů: datové pakety, řádkové pakety a sloupcové pakety. Pakety řádků a sloupců slouží k přenosu příkazů z paměťového řadiče k řízení řádků řádků a sloupců pole paměťových prvků, resp. Tyto instrukce nahrazují konvenční čipový řídicí systém se signály RAS, CAS, WE a CS.

Pole GE je rozděleno do bank. Jejich počet v krystalu s kapacitou 64 Mbit je 8 nezávislých nebo 16 duálních bank. V duálních bankách sdílí dvojice bank zesilovače pro čtení/zápis. Vnitřní jádro mikroobvodu má 128bitovou datovou sběrnici, která umožňuje přenos 16 bajtů na každou adresu sloupce. Při zápisu můžete použít masku, ve které každý bit odpovídá jednomu bytu paketu. Pomocí masky můžete určit, kolik bajtů paketu a které se mají zapsat do paměti.

Data, řádky a sloupce v kanálu jsou zcela nezávislé, takže řádkové příkazy, sloupcové příkazy a data lze přenášet současně a pro různé čipové banky. Sloupcové pakety obsahují dvě pole a jsou přenášeny po pěti řádcích. První pole určuje hlavní operaci zápisu nebo čtení. Druhé pole obsahuje buď označení použití masky záznamu (maska ​​samotná se přenáší po datových linkách), nebo rozšířený operační kód, který určuje variantu pro hlavní operaci. Řádkové pakety se dělí na příkazy aktivace, zrušení, obnovení a vypínače. Pro přenos linkových paketů jsou přiděleny tři linky.

Operace zápisu může bezprostředně následovat po čtení - je potřeba pouze zpoždění po dobu průchodu signálu kanálem (od 2,5 do 30, bez ohledu na délku kanálu). Pro vyrovnání zpoždění při přenosu jednotlivých bitů přenášeného kódu musí být vodiče na desce přísně rovnoběžné, musí mít stejnou délku (délka čar by neměla přesáhnout 12 cm) a splňovat přísné požadavky stanovené vývojářem. .

Každý zápis v kanálu může být zřetězen, přičemž zpoždění prvního datového paketu je 50 ns a zbytek operací čtení/zápisu se provádí nepřetržitě (zpoždění je zavedeno pouze tehdy, když se operace změní ze zápisu na čtení, a naopak naopak).

Dostupné publikace zmiňují práci společností Intel a Rambus na nové verzi RDRAM nazvané nDRAM, která bude podporovat datové rychlosti až 1600 MHz.

MikroobvodySLDRAM. Potenciálním konkurentem RDRAM pro roli standardu architektury paměti pro budoucí osobní virtuální počítače je nový typ dynamické paměti RAM vyvinutý konsorciem výrobců virtuálních počítačů SyncLm Consortium a známý pod zkratkou SLDRAM. Na rozdíl od RDRAM, jejíž technologie je majetkem společností Rambus a Intel, je tento standard otevřený. Na systémové úrovni jsou technologie velmi podobné. Data a příkazy z řídicí jednotky do paměti a zpět do SLDRAM jsou přenášeny v paketech po n nebo 8 balíkech. Příkazy, adresy a řídicí signály jsou odesílány přes jednosměrnou 10bitovou příkazovou sběrnici. Čtení a zápis dat je dodáván přes obousměrnou 18bitovou datovou sběrnici. Oba autobusy jezdí na stejné frekvenci. Tato frekvence je zatím stále 200 MHz, což je díky technologii DDR ekvivalent 400 MHz. Další generace SLDRAM by měly pracovat na 400 MHz a vyšších, tedy poskytovat efektivní frekvenci více než 800 MHz.

K jednomu řadiči lze připojit až 8 paměťových čipů. Aby nedocházelo ke zpožděním signálu z mikroobvodů, které jsou vzdálenější od regulátoru, jsou pro každý mikroobvod určeny časové charakteristiky a zadávány do jeho řídicího registru, když je napájení zapnuto.

MikroobvodyESDRAM. Toto je synchronní verze EDRAM, která využívá stejné techniky zkrácení doby přístupu. Operace zápisu, na rozdíl od operace zápisu, obchází mezipaměť, což zvyšuje výkon FSDRAM při obnovení čtení z řádku již v mezipaměti. Díky přítomnosti dvou bank v čipu jsou minimalizovány prostoje kvůli přípravě na operace čtení/zápisu. Nevýhody uvažovaného mikroobvodu jsou stejné jako u EDRAM - komplikace řadiče, protože musí vzít v úvahu možnost přípravy nového řádku jádra pro čtení do mezipaměti. Navíc při libovolné posloupnosti adres je vyrovnávací paměť využívána neefektivně.

MikroobvodyCDRAM. Tento typ paměti RAM byl vyvinut společností Mitsubishi Corporation a lze jej považovat za revidovanou verzi ESDRAM bez některých jejích nedokonalostí. Změnila se kapacita vyrovnávací paměti a princip umisťování dat do ní. Kapacita jednoho bloku mezipaměti byla snížena na 128 bitů, takže 16kilobitová mezipaměť může ukládat kopie 128 paměťových míst současně, což umožňuje efektivnější využití vyrovnávací paměti. Výměna první oblasti paměti cache začíná až po zaplnění posledního (128.) bloku. Změnily se i způsoby přístupu. Mikroobvod tedy používá samostatné adresní sběrnice pro statickou mezipaměť a dynamické jádro. Přenos dat z dynamického jádra do mezipaměti je kombinován s vydáváním dat na sběrnici, takže časté, ale krátké přenosy nesnižují výkon IC při čtení velkého množství informací z paměti a vyrovnávají CDRAM s ESDRAM , a při čtení na selektivních adresách CDRAM jednoznačně vítězí. Nutno však podotknout, že výše uvedené změny vedly k ještě větší komplikaci paměťového řadiče.

Paměť s náhodným přístupem (RAM) je nedílnou součástí mikroprocesorových systémů pro různé účely. RAM se dělí do dvou tříd: statické a dynamické. Ve statické RAM se informace ukládají na spouštěče a v dynamické RAM na kondenzátorech s kapacitou asi 0,5 pF. Doba ukládání informací ve statické paměti RAM není omezena, zatímco v dynamické paměti RAM je omezena dobou samovybíjení kondenzátoru, což vyžaduje speciální prostředky regenerace a další čas strávený tímto procesem.

Strukturálně se každá RAM skládá ze dvou bloků - matice úložných prvků a dekodéru adres. Matice má z technologických důvodů nejčastěji dvousouřadnicové dekódování adresy - po řádcích a sloupcích. Na Obr. 9.45 ukazuje matici 16bitové statické RAM. Matici tvoří 16 paměťových buněk mem_i, jejichž schéma je znázorněno na Obr. 9,46. Každá paměťová buňka je adresována vstupy X, Y výběrem adresních řádků dekodéry podél řádků A0 ... Ax3 a sloupců AyO ... AyZ (viz obr. 9.45) a dodáním signálu logické jednotky podél zvoleného linky. V tomto případě je ve zvolené paměťové buňce aktivován dvouvstupový prvek AND (U1), který připravuje obvody pro čtení a zápis informace na vstupních bitových sběrnicích DIO ... DI3 nebo výstupních DOO ... D03. Povolovacím signálem pro vydání adresy je CS (výběr čipu - výběr krystalu), který je přiveden na povolovací vstup čítače adresy (Addr_cnt) nebo na stejný vstup dekodérů připojených k výstupům čítače.

Při zápisu do paměťové buňky (viz obr. 9.46) se na odpovídající bitové sběrnici nastaví 1 nebo 0, na vstupu WR / RD se nastaví signál 1 a poté, co jsou čítač nebo dekodéry adres hradlovány CS signálu, pracují prvky 2I U1, U2 prvek U2 je přiveden na hodinový vstup D-klopného obvodu U4, v důsledku čehož je do něj zapsána 1 nebo 0 v závislosti na úrovni signálu na jeho D-vstupu. .

Při čtení z paměťové buňky je na vstupu WR / RD nastavena 0, zatímco prvky U1, U3, U5 jsou spuštěny a na vstup OUTPUT ENABLE prvku vyrovnávací paměti U6 je vyslán povolovací signál, v důsledku čehož signál z Q-výstupu D-klopného obvodu je přenášen na bitovou sběrnici DOO...D03 Pro testování funkčnosti paměťové buňky je použit generátor slov (obr. 9.47).

Moderní paměťová zařízení statického typu se vyznačují vysokou rychlostí a v mikroprocesorových systémech se používají v omezené míře vzhledem k jejich relativně vysoké ceně. V takových systémech se používají pouze jako tzv. cache paměť. Cache (rezerva) označuje vysokorychlostní vyrovnávací paměť mezi procesorem a hlavní pamětí, která slouží k částečné kompenzaci rozdílu v rychlosti procesoru a hlavní paměti – do ní se zapisují nejčastěji používaná data. Při prvním přístupu procesoru k paměťové buňce se její obsah paralelně zkopíruje do mezipaměti a v případě opakovaného přístupu jej lze z ní načíst mnohem vyšší rychlostí. Při zápisu do paměti se informace dostanou do mezipaměti a současně se zkopírují do paměti (schéma Write Through - přímý nebo prostřednictvím zápisu) nebo po chvíli zkopírují (schéma Write Back - zpětný zápis). Při zpětném zápisu, nazývaném také vyrovnávací zápis, jsou informace zkopírovány do paměti v prvním volném cyklu a při zpožděném zápisu (Delayed Write) - když není volná oblast pro umístění nové hodnoty do mezipaměti; zároveň jsou poměrně málo používaná data vytlačena do hlavní RAM. Druhé schéma je efektivnější, ale také složitější kvůli nutnosti udržovat konzistentní obsah mezipaměti a hlavní paměti.

Cache paměť se skládá z datové oblasti rozdělené na bloky (řádky), které jsou elementárními jednotkami informací při provozu cache, a z oblasti tagů, která popisuje stav řádků (volné, obsazené, označené pro zápis atd.). V zásadě se používají dvě schémata organizace cache: přímá mapovaná, kdy každá adresa paměti může být uložena do mezipaměti pouze jedním řádkem (v tomto případě je číslo řádku určeno nižšími bity adresy), a asociativní ra-way, kdy každý adresu lze uložit do mezipaměti ve více řádcích. Asociativní mezipaměť je složitější, ale umožňuje větší flexibilitu při ukládání dat do mezipaměti; nejběžnější jsou čtyřlinkové cachovací systémy.

Mikroprocesory 486 a vyšší mají také vnitřní (Interní) cache 8...16 KB. Označuje se také jako Primary (primární) nebo LI (Level I - první úroveň), na rozdíl od externí (External), umístěné na desce a označené jako Secondary (sekundární) nebo L2. U většiny procesorů funguje interní cache podle schématu přímého zápisu a ve 486 (procesor Intel P24D a nejnovější DX4-100, AMD DX4-120, 5x86) a Pentiu umí i s líným zápisem. Ten vyžaduje speciální podporu ze strany základní desky, takže při výměně přes DMA (přímý přístup do paměti ke vstupním/výstupním zařízením) je možné zachovat konzistenci dat v paměti a vnitřní mezipaměti. Procesory Pentium Pro mají také vestavěnou mezipaměť L2 o velikosti 256 nebo 512 KB.

V mikroprocesorových systémech se jako RAM nejčastěji používá dynamická RAM s úložným kondenzátorem, které jsou velmi různorodé. Uvádíme údaje o nejběžnějších typech takových RAM.

V dynamické paměti jsou buňky vyrobeny na základě oblastí s akumulací náboje, které zabírají mnohem menší plochu než triggery a prakticky nespotřebovávají energii při ukládání informací. Když se do takové buňky zapíše bit, vytvoří se v ní elektrický náboj, který přetrvává několik milisekund; pro trvalou úsporu náboje článku je nutné regenerovat (přepsat) jeho obsah. Buňky dynamických paměťových čipů jsou také organizovány v pravoúhlé matici; při přístupu k mikroobvodu jsou jeho vstupy nejprve dodávány s adresou řádku matice, doprovázenou signálem RAS (Row Address Strobe - záblesk řádkové adresy), poté po chvíli adresa sloupce doprovázená signálem CAS (Column Address Strobe - stroboskop adresy sloupce). Při každém přístupu k jednotlivé buňce se regenerují všechny buňky vybraného řádku, takže ke kompletní regeneraci matice stačí vyčíslit adresy řádků. Dynamické paměťové buňky mají relativně nízkou rychlost (desítky - stovky nanosekund), ale vysokou specifickou hustotu (řádově několik megabajtů na balíček) a nižší spotřebu energie.

Obyčejná RAM se často nazývá asynchronní, protože nastavení adresy a dodávání řídicích signálů lze provádět v libovolných časech, je pouze nutné dodržet časování mezi těmito signály. Zahrnují tzv. ochranné intervaly nutné pro zřízení signálů. Existují také synchronní typy pamětí, které přijímají externí hodinový signál, na jehož impulsy jsou pevně svázány okamžiky odeslání adresy a výměny dat; umožňují úplnější využití vnitřního potrubí a blokují přístup.

V poslední době se aktivně používá FPM DRAM (Fast Page Mode DRAM - dynamická paměť s rychlým přístupem ke stránce). Stránkovaná paměť se od klasické dynamické paměti liší tím, že po výběru řádku matice a podržení signálu RAS umožňuje vícenásobné nastavení adresy sloupce hradlované signálem CAS a také rychlou regeneraci podle schématu „CAS před RAS“ . První umožňuje urychlit přenosy bloků, když je celý datový blok nebo jeho část uvnitř jednoho řádku matice, který se v tomto systému nazývá stránka, a druhý - snížit čas strávený regenerací paměti.

EDO (Extended Data Out - prodloužená doba držení dat na výstupu) jsou vlastně obyčejné FPM mikroobvody, na jejichž výstupu jsou instalovány datové západky. S stránkováním pracují takovéto mikroobvody v jednoduchém pipeline režimu: na datových výstupech drží obsah poslední vybrané buňky, zatímco na jejich vstupy je již přiváděna adresa další vybrané buňky. To umožňuje urychlit proces čtení sekvenčních datových polí o cca 15 % ve srovnání s FPM. Při náhodném adresování se taková paměť neliší od běžné paměti.

BEDO (Burst EDO - EDO s blokovým přístupem) je paměť založená na EDO, která nepracuje v jednom, ale v dávkových cyklech čtení/zápisu. Moderní procesory si díky internímu a externímu cachování instrukcí a dat vyměňují s hlavní pamětí především bloky slov o maximální šířce. S přítomností paměti BEDO není potřeba neustále dodávat sériové adresy na vstupy mikroobvodů s potřebnými časovými prodlevami, stačí hradlovat přechod na další slovo samostatným signálem.

SDRAM (Synchronous DRAM - synchronous dynamic memory) - paměť se synchronním přístupem, běží rychleji než konvenční asynchronní (FPM / EDO / BEDO). Kromě synchronního přístupu využívá SDRAM vnitřní rozdělení paměťového pole do dvou nezávislých bank, což umožňuje kombinovat načítání z jedné banky s nastavením adresy v jiné. SDRAM také podporuje výměnu bloků. Hlavní výhodou SDRAM je, že podporuje sekvenční přístup v synchronním režimu, kde nejsou vyžadovány žádné další cykly spánku. S náhodným přístupem pracuje SDRAM téměř stejnou rychlostí jako FPM/EDO.

Pipeline Burst SRAM (Pipelined Burst SRAM) je typ synchronní SRAM s interním pipeliningem, který přibližně zdvojnásobuje rychlost výměny datových bloků.

Informační zobrazovací zařízení je kromě hlavní paměti RAM vybaveno také paměťovým zařízením - systémem zobrazování videa. Tato paměť se nazývá videopaměť a je umístěna na desce grafického adaptéru.

Videopaměť slouží k ukládání obrazu. Maximální možné rozlišení grafické karty závisí na její hlasitosti - AxBxC, kde A je počet bodů horizontálně, B je vertikální, C je počet možných barev pro každý bod. Například pro rozlišení 640x480x16 stačí mít video paměť 256 KB, pro 800x600x256 - 512 KB, pro 1024x768x65536 (jiné označení je 1024x768x64k) - 2 MB, atd. Vzhledem k tomu, že barvy jsou uloženy v celočíselném počtu bitů, počet barev je vždy celočíselná mocnina 2 (16 barev - 4 bity, 256 - 8 bitů, 64k - 16 atd.).

Video adaptéry používají následující typy video paměti.

FPM DRAM (Fast Page Mode Dynamic RAM - dynamická RAM s rychlým přístupem ke stránce) je hlavním typem video paměti, identické s tou, která se používá na základních deskách. Aktivně se používal až do roku 1996. Nejběžnějšími čipy FPM DRAM jsou čtyřbitové DIP a SOJ a také šestnáctibitové SOJ.

VRAM (Video RAM - video RAM) - tzv. dvouportová DRAM s podporou současného přístupu z videoprocesoru a centrálního procesoru počítače. Umožňuje časově kombinovat zobrazení obrazu na obrazovce a jeho zpracování ve videopaměti, což snižuje prodlevy a zvyšuje rychlost práce.

EDO DRAM (Extended Data Out DRAM - dynamická RAM s prodlouženou dobou uchování dat na výstupu) - paměť s pipeliningovými prvky, která umožňuje mírně zrychlit výměnu datových bloků s videopamětí.

SGRAM (Synchronous Graphics RAM - synchronous graphics RAM) - varianta DRAM se synchronním přístupem, kdy se všechny řídící signály mění současně se signálem systémových hodin, což snižuje časové prodlevy.

WRAM (Window RAM - windowed RAM) - EDO VRAM, ve kterém je okno, přes které přistupuje řadič videa, menší než okno pro CPU.

MDRAM (Multibank DRAM - multi-bank RAM) je varianta DRAM organizovaná ve formě mnoha nezávislých bank po 32 KB, které pracují v pipeline režimu.

Zvýšení rychlosti videoprocesoru přistupujícího k videopaměti, kromě zvýšení propustnosti adaptéru, umožňuje zvýšit maximální frekvenci regenerace obrazu, což snižuje únavu očí operátora.

Paměťové čipy mají čtyři hlavní charakteristiky – typ, velikost, strukturu a přístupovou dobu. Typ udává statickou nebo dynamickou paměť, objem udává celkovou kapacitu paměti a struktura udává počet paměťových buněk a bitovou šířku každé buňky. Například 28/32pinové čipy SRAM DIP mají 8bitovou strukturu (8kx8, 16kx8, 32kx8, 64kx8, 128kx8), 256 KB cache se skládá z osmi čipů 32kx8 nebo čtyř čipů 64kx8 (mluvíme o datové oblasti , další čipy pro ukládání prvků mohou mít jinou strukturu). Dva mikroobvody 128kx8 již nelze dodávat, protože je potřeba 32bitová datová sběrnice, kterou mohou zajistit pouze čtyři mikroobvody. Běžné SRAM RT ve 100pinových pouzdrech PQFP mají 32bitovou strukturu 32kx32 nebo 64kx32 a v deskách Pentium se používají dva nebo čtyři.

30pinové moduly SIMM mají 8bitovou strukturu a používají se s procesory 286, 386SX a 486SLC, každý se dvěma, a se čtyřmi, každý s 386DX, 486DLC a běžným 486DX. 72pinové moduly SIMM mají 32bitovou strukturu a lze je používat po jednom s 486DX a po dvou s Pentiem a Pentiem Pro. 168kolíkové moduly DIMM mají 64bitovou strukturu a v Pentiu a Pentiu Pro se používají po jednom. Instalace více než minimálního počtu paměťových modulů nebo cache čipů pro danou systémovou (základní desku) desku umožňuje urychlit práci s nimi pomocí principu prokládání.

Přístupová doba charakterizuje rychlost mikroobvodu a obvykle se uvádí v nanosekundách za pomlčkou na konci názvu. Na pomalejších mikroobvodech lze uvést pouze první číslice (-7 místo -70, -15 místo -150), na rychlejších statických "-15" nebo "-20" označuje skutečný čas přístupu k buňce . Mikroobvody často indikují minimum všech možných přístupových dob, například označení 50 EDO DRAM místo 70 nebo 45 místo 60 je běžné, ačkoli takový cyklus je dosažitelný pouze v blokovém režimu a v jediném režimu je čip stále má přístupovou dobu 70 nebo 60 ns. Podobná situace nastává u označení SRAM PB: 6 místo 12 a 7 místo 15. Čipy SDRAM jsou obvykle označeny přístupovou dobou blokového režimu (10 nebo 12 ns).

Paměťové integrované obvody jsou implementovány v následujících typech balíčků.

DIP (Dual In line Package - balíček se dvěma řadami kolíků) - klasické mikroobvody používané v hlavních paměťových blocích IBM PC / XT a raných PC / AT se nyní používají v blocích mezipaměti.

SIP (Single In line Package - balení s jednou řadou kolíků) - mikroobvod s jednou řadou kolíků, namontovaný svisle.

SIPP (Single In line Pinned Package - modul s jednou řadou pinů) - paměťový modul vložený do panelu jako čipy DIP / SIP; používané v raných IBM PC/AT.

SIMM (Single In line Memory Module – paměťový modul s jednou řadou kontaktů) – paměťový modul zasunutý do svorkového konektoru; používá se ve všech moderních deskách, stejně jako v mnoha adaptérech, tiskárnách a dalších zařízeních. SIMM má kontakty na obou stranách modulu, ale všechny jsou propojeny a tvoří jakoby jednu řadu kontaktů. SIMM jsou v současnosti vybaveny především čipy FPM/EDO/BEDO.

DIMM (Dual Inline Memory Module - paměťový modul se dvěma řadami kontaktů) je paměťový modul podobný SIMM, ale s oddělenými kontakty (obvykle 2x84), čímž se zvyšuje bitová hloubka nebo počet paměťových bank v modulu. Používá se především v počítačích Apple a nových deskách P5 a P6. Moduly DIMM jsou vybaveny čipy EDO/BEDO/SDRAM.

CELP (Card Egde Low Profile - nízká karta s nožovým konektorem) je externí paměťový modul cache osazený na čipech SRAM (asynchronní) nebo RV SRAM (synchronní). Vzhledově se podobá 72pinovému SIMM, má kapacitu 256 nebo 512 KB. Další název je COAST (Cache On A STick – doslova „keš na tyči“).

Dynamické paměťové moduly, navíc k buňkám hlavní paměti, mohou mít další buňky pro ukládání paritních bitů (Parita) pro datové bajty; takové SIMM se někdy označují jako 9- a 36bitové moduly (jeden paritní bit na datový bajt). Paritní bity se používají ke kontrole správnosti čtení dat z modulu, což umožňuje odhalit některé chyby (viz část 9.7). Moduly s paritními bity má smysl používat pouze tam, kde je potřeba velmi vysoká spolehlivost. Pro běžné aplikace jsou vhodné i pečlivě testované moduly bez paritních bitů, ovšem za předpokladu, že základní deska tyto typy modulů podporuje.

Nejjednodušší způsob, jak určit typ modulu, je označení a počet paměťových čipů na něm: například pokud má 30pinový SIMM dva čipy stejného typu a jeden více od druhého, pak první dva jsou hlavní (každý se čtyřmi číslicemi) a třetí je určen pro ukládání paritních bitů (je jednobitový).

Ve dvanáctičipové 72kolíkové SIMM paměti osm z nich ukládá data a čtyři ukládají paritní bity. Moduly se 2, 4 nebo 8 čipy nemají paritní paměť.

Někdy je na moduly umístěn tzv. paritní simulátor - sčítací čip, který při čtení buňky vždy vytváří správný paritní bit. To je určeno hlavně pro instalaci takových modulů do desek, kde není zakázána kontrola parity.

72pinové moduly SIMM mají čtyři speciální linky PD (Presence Detect), na kterých lze pomocí propojek nastavit až 16 kombinací signálů. PD linky se u některých základních desek používají k určení přítomnosti paměťových modulů ve slotech a jejich parametrů (kapacita a rychlost). Většina univerzálních desek třetích stran, stejně jako jejich SIMM, nepoužívá linky PD.

V modulech DIMM v souladu se specifikací JEDEC je technologie PD implementována pomocí přepisovatelné ROM se sériovým přístupem (Serial EEPROM) a nazývá se Serial Presence Detect (SPD). ROM je 8pinový mikročip umístěný v rohu desky DIMM a jeho obsah popisuje konfiguraci a parametry modulu. Základní desky s čipovou sadou 440LX/BX mohou použít SPD ke konfiguraci systému správy paměti. Některé základní desky mohou obejít SPD konfigurací modulů obvyklým způsobem.

Kontrolní otázky a úkoly

1. Jaké typy paměti existují?

2. Simulujte buňku statické paměti na obr. 9,46. Úkolem simulace je vybrat binární kombinace pro signály na vstupu buňky a zaznamenat výsledek na výstupu buňky pomocí indikátoru IND.

3. Na základě schématu na Obr. 9.45 navrhněte čtyřbitový obvod RAM pomocí generátoru slov. Zároveň je ve schématu na Obr. 9.45 používají pouze 4 nižší adresy (dvě v řádcích a dvě ve sloupcích) a tedy pouze dvě datové sběrnice (dvě vstupní a dvě výstupní). Připojte indikátory k výstupním sběrnicím.

4. Kde se v moderních počítačích používá paměť statického typu?

5. Jaký je rozdíl mezi dynamickou pamětí a statickou pamětí?

6. Jaké typy dynamické paměti se používají v moderních počítačích?

7. Co je to videopaměť a jak souvisí s charakteristikami informací zobrazovaných na displeji?

8. Jaké typy paměti se používají jako videopaměť?

9. Jaká je konstrukce paměťových čipů?

Typy RAM.

RAM je paměť pro dočasné uložení příkazů a dat používaných v procesu provozu počítače. Poskytuje rychlý přístup k požadovaným informacím procesoru, grafické kartě a dalším prvkům počítače a dočasné uložení výsledků jejich práce.

V zásadě lze mezi RAM zařadit jakýkoli typ paměti, a to jak energeticky nezávislé, tak závislé, avšak s dostatečnou rychlostí, škálovatelností a spolehlivostí pro zajištění chodu procesoru a dalších rychlých počítačových komponent.

V současné době však lze RAM rozdělit do tří typů:

1. Dynamická paměť (DRAM) - volatilní polovodičová paměť s náhodným přístupem, ve které je každý bit uložen v kondenzátoru, který vyžaduje neustálou regeneraci pro uložení informací.

2. Statická paměť (SRAM) - volatilní polovodičová paměť s náhodným přístupem, ve které je každý bit uložen ve spouštěči, která umožňuje udržovat stav bitu bez neustálého přepisování.

3. Magnetorezistivní paměť s náhodným přístupem (MRAM) je energeticky nezávislá paměť s náhodným přístupem, která ukládá informace pomocí magnetických momentů, konkrétně směru magnetizace feromagnetické vrstvy paměťové buňky.

Toto rozdělení bude správné pouze v případě, že nebudeme brát v úvahu zastaralé typy pamětí, jako jsou paměti na rtuťových zpožďovacích linkách, paměťové katodové trubice (CRT), paměti na magnetických jádrech a tak dále, popsané v článku „Počítače of první generace“.

A slibný vývoj jako např.

FRAM (Ferroelectric Random Access Memory) - feroelektrická paměť na bázi feroelektrika - dielektrika schopná měnit dipólový moment vlivem teploty a vnějšího elektrického pole;

PCM (Phase Change Memory) - paměť založená na změně fázového stavu látky (Halcogenid) z krystalické na amorfní a naopak;

PMC (Programmable Metallization Cell) - paměť založená na programovatelné metalizaci článku, založená na změně polohy atomů působením elektrického náboje;

RRAM (Resistive Random-Access Memory) je odporová paměť postavená na základě prvků, které mohou měnit svůj odpor v závislosti na množství procházejícího proudu;

a mnoho dalších typů pamětí, které ještě nevstoupily na trh v masovém měřítku nebo jsou obecně ve vývoji nebo laboratorním testování.

Princip fungování mnoha v současnosti považovaných perspektivních typů pamětí byl navíc vyvinut již před deseti a více lety, nicméně vzhledem k vysoké ceně či složitosti výroby se tyto typy pamětí neprosadily, resp. vůbec dokončena. A teprve nyní věnovali velkou pozornost.

Dynamická RAM.

Dynamická paměť s náhodným přístupem (DRAM - Dynamic Random Access Memory) - volatilní polovodičová paměť s náhodným přístupem. V současné době je to hlavní typ paměti RAM používaný v moderních osobních počítačích a poskytuje nejlepší poměr ceny a kvality ve srovnání s jinými typy paměti RAM. Požadavky na rychlost, spotřebu a spolehlivost RAM se však neustále zvyšují a dynamická RAM se již snaží vyhovět moderním potřebám, takže v příštích letech bychom měli očekávat nástup komerčně dostupných konkurenčních typů RAM, jako je magnetorezistivní RAM .

1. Dynamické zařízení RAM.
1.1. Činnost dynamické paměti v klidu.
1.2. Provoz dynamické paměti při čtení a regeneraci dat.
1.3. Práce dynamické paměti při zápisu dat.
2. Etapy dynamické modernizace paměti s přímým přístupem.
2.1. PM DRAM.
2.2. FPM DRAM.
2.3. EDO DRAM.
2.4. SDRAM.
2.5. DDR SDRAM.
2.6. DDR2 SDRAM.
2.7. DDR3 SDRAM.
2.8. DDR4 SDRAM.
3. Výhody a nevýhody dynamické paměti.

Dynamické zařízení RAM.

Dynamická paměť s náhodným přístupem (DRAM - Dynamic Random Access Memory) je volatilní paměť s náhodným přístupem, jejíž každá buňka se skládá z jednoho kondenzátoru a několika tranzistorů. Kondenzátor uchovává jeden bit dat a tranzistory hrají roli klíčů, drží náboj v kondenzátoru a umožňují přístup ke kondenzátoru při čtení a zápisu dat.

Tranzistory a kondenzátor ale nejsou ideální a v praxi náboj z kondenzátoru dost rychle vyprchá. Proto je nutné periodicky, několik desítekkrát za sekundu, dobíjet kondenzátor. Proces načítání dat z dynamické paměti je navíc destruktivní, to znamená, že při čtení se vybíjí kondenzátor, který se musí znovu nabíjet, aby se data uložená v paměťové buňce neztratila navždy.

V praxi existují různé způsoby implementace dynamické paměti. Zjednodušené blokové schéma jedné z metod implementace je na obrázku 1.

Jak je vidět z obrázku, hlavním paměťovým blokem je paměťová matice skládající se z mnoha buněk, z nichž každá uchovává 1 bit informace.

Každý článek se skládá z jednoho kondenzátoru (C) a tří tranzistorů. Tranzistor VT1 povoluje nebo zakazuje záznam nových dat nebo regeneraci buněk. Tranzistor VT3 funguje jako klíč, který zabraňuje vybíjení kondenzátoru a umožňuje nebo zakazuje čtení dat z paměťové buňky. Tranzistor VT2 slouží ke čtení dat z kondenzátoru. Pokud je na kondenzátoru náboj, pak je tranzistor VT2 otevřený a proud poteče podél čáry AB, respektive na výstupu Q1 nebude žádný proud, což znamená, že buňka ukládá trochu informace s nulová hodnota. Pokud na kondenzátoru není žádný náboj, pak je kondenzátor VT2 uzavřen a proud poteče podél čáry AE, respektive na výstupu Q1 bude proud, což znamená, že buňka ukládá trochu informací s hodnotu „jedna“.

Náboj v kondenzátoru sloužící k udržení tranzistoru VT2 v otevřeném stavu při průchodu proudu jím se rychle spotřebovává, proto je při čtení dat z článku nutné náboj kondenzátoru regenerovat.

Aby dynamická paměť fungovala, musí být do matice vždy přivedeno napětí, ve schématu je označeno jako Up. Pomocí rezistorů R je napájecí napětí Up rovnoměrně rozloženo mezi všechny sloupce matice.

Paměť také obsahuje řadič paměťové sběrnice, který přijímá příkazy, adresy a data z externích zařízení a přenáší je do interních paměťových bloků.

Příkazy jsou přenášeny do řídící jednotky, která organizuje chod zbývajících jednotek a periodickou regeneraci paměťových buněk.

Adresa je převedena na dvě složky - adresa řádku a adresa sloupce a je přenášena do příslušných dekodérů.

Dekodér adresy linky určuje, ze které linky se má číst nebo zapisovat, a na tuto linku dodává napětí.

Dekodér adresy sloupce při čtení dat určuje, které bity načtených dat byly vyžádány a měly by být vydány na paměťovou sběrnici. Při zápisu dat dekodér určuje, do kterých sloupců se mají odesílat příkazy pro zápis.

Datový blok určuje, jaká data je třeba zapsat do kterého paměťového místa, a poskytuje příslušné datové bity pro zápis do těchto míst.

Regenerační bloky definují:

• když se načítají data a je nutné regenerovat buňku, ze které byla data načtena;
• když se zapisují data, a proto není nutná regenerace buněk.

Datová vyrovnávací paměť ukládá celý čtený řádek matice, protože při čtení je vždy přečten celý řádek, a poté umožňuje vybrat požadované datové bity z čteného řádku.

Uvažujme princip fungování dynamické paměti na příkladu blokového diagramu na obrázku 1. Budeme uvažovat práci s první buňkou (M11). Činnost zbývajících paměťových buněk je zcela identická.