نحوه تنظیم فرکانس رم تنظیمات رم در بایوس مدیریت رم

آیا با سرعت کامپیوتر خود مشکل دارید؟ به نظر می رسد که پردازنده سریع است و حافظه کافی وجود دارد و کارت گرافیک از جدیدترین هاست و ویندوز بومی و محبوب بارها و بارها تصاویر مرموز را پرتاب می کند مانند: "سیستم به طور قابل توجهی کمبود منابع دارد ... ”؟ نگران نباشید و به فروشگاه عجله نکنید. ابتدا سعی کنید از ابزارهای بهینه سازی رم رایانه شخصی خود به درستی استفاده کنید. مهمترین این ابزارها بدون شک BIOS است.

شروع کنیم؟

راه اندازی ویژگی های چیپست

به عنوان یک قاعده، در اینجا است که می توانید RAM را ایجاد کنید، حافظه نهان را به آهنگ خود رقصید، عملکرد اتوبوس های PCI، ISA و AGP را پیکربندی کنید و همچنین مطابق با رشد، پورت های I/O بسازید. ابتدا تنظیمات حافظه می آید، بنابراین به آنها خواهیم پرداخت.

پیکربندی خودکار(نام برای خودش صحبت می کند). درگیر یک تجارت پیش پا افتاده - به طور خودکار پارامترهای حافظه اصلی را پیکربندی می کند. این مورد بر تنظیمات دقیق تر تأثیر نمی گذارد. به محض اینکه مقادیری غیر از Manual (تنظیم دستی) یا Disabled (غیرفعال) را انتخاب کنید، برخی از پارامترها بلافاصله برای تغییر در دسترس نیستند. دارای تنظیمات بصری:

60 ns - پیکربندی، در بیشتر موارد برای حافظه 60 ns مناسب است.

70 ns - یکسان است، اما برای حافظه 70 ns.

غیرفعال (غیرفعال) یا دستی (دستی) - به شما امکان می دهد مقادیر مورد نظر را به صورت دستی تنظیم کنید.

DRAM RAS# زمان پیش شارژ(زمان پیش شارژ طبق RAS). پارامتری که تعداد چرخه های گذرگاه سیستم را برای تولید سیگنال RAS تعیین می کند. هرچه این مقدار کمتر باشد، حافظه سریعتر کار می کند. با این حال، هر حافظه ای چنین زمان پیش شارژ کوتاهی را تحمل نمی کند، بنابراین می توان "اشکال" را مشاهده کرد. گزینه های ممکن:

3 - بهتر، سریعتر، بالاتر. به طور کلی، ما برنده خواهیم شد.

DRAM R/W زمان‌بندی خروج(تأخیر، آنها همچنین در حالت انتظار هستند - در آماده سازی برای انجام عملیات حافظه). این تعداد چرخه های اتوبوس را قبل از انجام عملیات خواندن و نوشتن مشخص می کند. ابتدا مقدار برای خواندن می آید و بعد از اسلش (/) - برای نوشتن.

8/7 - برای حافظه با "ترمز دستی"؛

7/5 - برای حافظه با "انگشت".

تاخیر RAS DRAM به CAS(تاخیر بین سیگنال های RAS و CAS). پیش پا افتاده، اینطور نیست؟ اینها چه نوع شیاطینی هستند - CAS و RAS؟ حافظه به صورت ماتریس سازماندهی شده است و بر این اساس برای رسیدن به سلول مورد نظر باید سطر و ستون را مشخص کنید. بنابراین RAS (Row Access Strobe) و CAS (Column Access Strobe) همان سیگنال هایی هستند که دسترسی به سلول را ممکن می کنند. این سیگنال ها به صورت موازی نمی روند و این پارامتر فقط تاخیر در چرخه های بین آنها را تعیین می کند. کلمه تاخیر دیگر خوب نیست پس هر چه کوچکتر باشد بهتر است.

3 - بی چون و چرای کند عقل، سه چرخه برای آگاهی از دستور.

2 چیزی است که شما نیاز دارید.

سرعت RAS# به CAS# تاخیر(فاصله بین سیگنال های RAS و CAS). همان معنای DRAM RAS به CAS Delay را دارد. با این حال، در اینجا کار ضمنی است، بنابراین هیچ راهی برای درک مقادیر BIOS وجود ندارد:

فعال - احتمالا دو چرخه تاخیر.

غیرفعال - سه چرخه استاندارد.

DRAM Read Burst Timeing(زمان برای خواندن از حافظه در حالت دسته ای). حالت دسته ای ساده است - در قسمت اول، به یک منطقه خاص از حافظه دسترسی پیدا می شود، و در بقیه، خود خواندن اتفاق می افتد. کمتر بهتر است. مقادیر را می گیرد:

پیشروی گمانه زنی(صدور سیگنال پیشخوان خواندن). اگر فعال باشد، کنترل کننده حافظه می تواند یک سیگنال خواندن کمی قبل از رمزگشایی آدرس صادر کند. مقادیر استاندارد هستند:

فعال - به کنترل کننده چنین آزادی اجازه دهید.

ناتوان - رژیم را رعایت کنید!

درج چرخشی(تاخیر بین عملیات متوالی). یک چرخه ساعت اضافی را بین دو چرخه متوالی حافظه فعال می کند. اگر فعال (فعال) باشد، عملکرد کمی کاهش می یابد، اما ممکن است مواردی وجود داشته باشد که تنها در صورت وجود این چرخه ساعت اضافی، حافظه با حداقل تاخیر در تنظیمات دیگر کاملاً کار کند. در این صورت بهتر است آن را رها کنید تا تاخیر خواندن و نوشتن را افزایش دهید. اگر همه چیز از قبل "بسته" است، بهتر است آن را خاموش کنید. ممکن است به شرح زیر پاسخ دهد:

فعال - من استراحت خواهم کرد.

معلول - من مثل استاخانوی شخم خواهم زد.

یکپارچگی داده (PAR/ECC)(یکپارچگی داده، وضوح برابری یا ECC). برای اکثر ما بی ربط است. حافظه تصحیح خطا (ECC) برای استفاده خانگی بسیار گران است و حافظه برابری مدت هاست که منسوخ شده است. با این حال، اگر چند ماژول از چنین حافظه ای را از یک سرور در حال کار دزدیدید، منطقی است که آن را روی Enabled (فعال) تنظیم کنید. یک نکته کوچک - طبق برخی برآوردهای کارشناسان، چنین حافظه ای 3-5٪ کندتر از حد معمول کار می کند.

فعال - اگر حافظه ECC باشد، ممکن است یک خطای یک بیتی را تصحیح کند.

ناتوان - من برای هیچ چیز جواب نمی دهم، همه این تشعشعات کیهانی مقصر است، اما خود به خود آمد.

DRAM ECC/PARITY را انتخاب کنید(انتخاب حالت تصحیح خطا). به نظر من، و بنابراین همه چیز روشن است. مقادیر می گیرد:

برابری - برابری معمولی: اگر خطایی وجود داشته باشد، دستگاه به سادگی با یک پیام خرابی "بلند می شود".

ECC - تصحیح کنترل خطا. اگر یک بیت "منحنی" باشد، آن را تعمیر می کنیم و بیشتر کار می کنیم، در غیر این صورت - "آویزان".

برخی از سیستم ها دارای هر دو اسلات معمولی SIMM و DIMM هستند، بنابراین تنظیمات زیر برای SDRAM هستند.

پیکربندی SDRAM(پیکربندی SDRAM). در اینجا BIOS تعیین می شود - آیا تنظیمات را خودتان انجام دهید یا آن را به وجدان کاربر واگذار کنید. چند گزینه وجود دارد:

توسط SPD - داده ها از SPD (یک ریزمدار برای ماژول های حافظه حاوی تمام داده های زمان بندی) گرفته می شود.

7 ns - به ماژول نگاه کنید، 7 ns را ببینید، این مقدار را تنظیم کنید. شما می توانید آن را برای ماژول های خوب (8 ns) قرار دهید، اما ثبات بر روی وجدان شما خواهد بود. BIOS این پارامترها را بر اساس این واقعیت محاسبه می کند که حافظه قادر به کار با فرکانس 143 مگاهرتز است.

8 ns - یکسان است، اما برای حافظه 8 ns (قابلیت کار در فرکانس 125 مگاهرتز).

غیرفعال یا دستی - تنظیم دستی.

زمان پیش شارژ SDRAM RAS(زمان پیش شارژ RAS برای حافظه سنکرون). این پارامتر از نظر معنی مشابه DRAM RAS# Precharge Time است، اما معنای صریحی ندارد. مقادیر زیر را می گیرد:

سریع - شارژ سریع (بهتر)؛

شارژ آهسته - آهسته.

SDRAM (CAS Lat/RAS-to-CAS)(تاخیر سیگنال های CAS و RAS به CAS). پارامتر ترکیبی که مدت زمان سیگنال CAS و تاخیر بین سیگنال های RAS و CAS را تعیین می کند. سرعت پردازنده و همچنین کیفیت حافظه تاثیر زیادی بر توانایی تغییر این پارامتر دارد، پس مراقب باشید:

2/2 - حداکثر عملکرد؛

3/3 - قابلیت اطمینان بیشتر.

SDRAM CAS به RAS تاخیر(تاخیر بین CAS و RAS). رمزگشایی کاملاً مشابه DRAM CAS به RAS Delay است.

SDRAM CAS# تاخیر(تاخیر CAS برای حافظه سنکرون). CAS که برای ما آشناست گاهی اوقات نیاز به استراحت دارد. می توانید یکی از این دو را قرار دهید:

2T - دو چرخه؛

3T - سه چرخه.

سیاست بستن بانک های SDRAM(نحوه بستن صحیح بانک ها). اما نه آنهایی که در آنها خیار ترشی می شود. ما ظاهر این پارامتر را مدیون مشکلات چیپست 440LX هستیم که در آن حافظه دو بانکی، فرض کنید، بد کار می کرد. اگر همه چیز با شما خوب است، این پارامتر را به حال خود رها کنید، اگر نه، آزمایش کنید. مقادیر پذیرفته شده:

صفحه Miss - مقدار برای حافظه دو بانکی.

داوری - برای حافظه چهار بانکی.

DRAM Idle Timer(تایمر حالت غیرفعال). زمان بسته شدن صفحات حافظه را مشخص می کند. تاثیر قابل توجهی روی عملکرد ندارد مقادیر از 0 تا 32 (در چرخه) را می پذیرد.

چرت و پرت کردن(نگاه کردن به جلو). درگیر این واقعیت است که اجازه (فعال) یا ممنوع (غیرفعال) تبادل جریان داده بین PCI و حافظه را می دهد. برای عملکرد کارآمدتر وسایل جانبی در گذرگاه PCI، بهتر است آن را فعال کنید.

Host Bus Fast Data Ready(در دسترس بودن سریع داده ها در اتوبوس اصلی). به شما امکان می دهد تا داده ها را همزمان با نمونه برداری از گذرگاه حذف کنید. در غیر این صورت یک چرخه تاخیر بین این دو عملیات وجود خواهد داشت. بهتر است اجازه دهید (Enabled) اما در صورت مشکل آن را روی Disabled قرار دهید.

Refresh RAS# Assertion(تعداد چرخه برای بازسازی حافظه). معماری DRAM (Dynamic Random Access Memory) نام خود را به این دلیل گرفت که هر یک از سلول های آن به شکل یک خازن ساخته شده است که با نوشتن یک شارژ می شود و با نوشتن صفر تخلیه می شود. پس از اینکه مدار خواندن این خازن را تخلیه کرد و مقدار آن برابر با یک شد، شارژ به سطح قبلی انجام می شود. اگر همه سلول بیچاره را فراموش کرده باشند و کسی به آن نپردازد، به زودی پژمرده می شود و خازن تخلیه می شود. البته اطلاعات از بین می رود، بنابراین تمام حافظه نیاز به شارژ مجدد دارد. بر این اساس، به دلیل این ویژگی، حافظه پویا نامیده می شود، زیرا دائماً باید شارژ شود. این پارامتر مقدار تعداد چرخه های شارژ را تعیین می کند. توصیه می شود آن را لمس نکنید یا آن را روی مقداری تنظیم نکنید که با ویژگی های حافظه مطابقت دارد. این باور وجود دارد که هر چه کمتر باشد، حافظه سریعتر کار می کند.

وضعیت انتظار MA(در انتظار شروع خواندن از حافظه). این پارامتر تعیین می کند که آیا قبل از شروع خواندن از حافظه، یک چرخه ساعت اضافی وارد شود یا خیر. مقادیر را می گیرد:

آهسته - یک اندازه گیری اضافی اضافه می شود.

SDRAM Speculative Read(خواندن پیش برای حافظه همزمان). پارامتری که در اصل شبیه به Speculative Lead Off است. مقادیر را می گیرد:

فعال - مجاز (بهتر)؛

غیر فعال - ممنوع.

طیف گسترده مدوله شده(انتشار طیف مدوله شده). اسم دیوانه این پارامتر درگیر این واقعیت است که تابش الکترومغناطیسی را با عملکرد دشوار ژنراتور ساعت کاهش می دهد. با این حال، نتیجه می تواند شکست در عملکرد دستگاه های حساس باشد، بنابراین کاهش تابش تا 6٪ به سختی توجیه می شود. مقادیر می گیرد:

فعال - مجاز؛

فرمان در هر چرخه(فرمان در هر ضرب). این پارامتر اجرای دستورات را در یک چرخه فعال یا غیرفعال می کند. به طور قابل توجهی عملکرد را بهبود می بخشد. مقدار توصیه شده فعال است.

تست ها

بسیار خوب، به طور کلی، ما به پارامترهایی که بر عملکرد زیرسیستم حافظه تأثیر می گذارد نگاه کردیم و اکنون اجازه دهید مستقیماً آزمایش آنها را شروع کنیم. هر نسخه BIOS تنها بخشی از تنظیمات مورد بحث در بالا را دارد و در مورد ما، پارامترهای CAS Latency، RAS to CAS Delay، RAS Precharge Time و Command per Cycle تست شدند. آزمایش بر روی دستگاهی با پیکربندی زیر انجام شد:

CPU:پنتیوم III 700 مگاهرتز (100x7)

مادربرد: ASUS CUSL2 (815E)

رم: Micron PC133 (با فرکانس کاری 100 مگاهرتز)

HDD: IBM DTJN 15 گیگابایت

کارت گرافیک:شتاب دهنده i752 که در چیپست i815 ادغام شده است.

با توجه به استفاده از حافظه سیستم برای گرافیک، تفاوت عملکرد با تنظیمات حافظه متفاوت باید قابل توجه باشد، همانطور که اکنون خواهیم دید.

افزایش 27.5 درصدی بد نیست، اینطور نیست؟ بیش از یک چهارم. البته، تنظیمات Command per Cycle تعیین کننده بود، که به حافظه SDRAM اجازه داد تا پتانسیل کامل خود را بشناسد. بسیاری از مادربردها به طور پیش فرض این حالت را دارند و به کاربر اجازه تغییر این تنظیمات را نمی دهند. در هر صورت، اگر روی چهار پارامتر اول تمرکز کنید، افزایش 10.5 درصدی که می‌توانید به سادگی با تنظیمات حافظه به دست آورید، بسیار چشمگیر است.

و حالا بیایید مشخصات PC100 و PC133 را به یاد بیاوریم که آخرین مورد مورد تحسین همگان است. بیایید ببینیم که آیا حافظه PC133 تنظیم نشده می تواند در مقایسه با PC100 تنظیم شده در پردازنده های مختلف و فرکانس های گذرگاه سیستم، رقابت را تحمل کند. به عنوان مثال، ما مدت زمانی را که بایگانی کننده RAR با 12.5 مگابایت داده کار می کند اندازه گیری کردیم. اولین مقدار فرکانس گذرگاه سیستم، دومین مقدار فرکانس حافظه است.

یه عکس جالب به خصوص خنده دار است که Pentium III 700 MHz با حافظه PC100 تنظیم شده بهتر از Pentium III 933 MHz با حافظه PC100 پیکربندی نشده بود. در غیر این صورت، هیچ چیز غیرعادی وجود ندارد - با کاهش سرعت حافظه یا پردازنده، زمان بایگانی افزایش می یابد. شما می توانید برتری حافظه PC133 را تا حدود 10 درصد مشاهده کنید که در صورت اشتباه بودن تنظیمات بلافاصله از بین می رود.

نتیجه گیری

تنظیم حافظه یک چیز نسبتا خسته کننده است. با معرفی کلی SPD، این امر چندان ضروری نیست - اما اگر مشکلی وجود دارد و شک به حافظه وجود دارد، بهتر است خود را با یک دفترچه راهنما مسلح کنید و تنظیمات را انجام دهید. این همچنین به کسانی که دوست دارند پردازنده را اورکلاک کنند کمک می کند، زیرا گاهی اوقات برای عملکرد پایدار باید چند چرخه را در برخی مکان ها اضافه کنید. گاهی اوقات می توانید به طور تصادفی حافظه معیوب یا دارای برچسب مجدد خریداری کنید، در این صورت قطعاً نمی توانید بدون مراجعه به تنظیمات چیپست این کار را انجام دهید.

شاید مهمترین نکته در موضوع عملکرد دقیق رایانه، پیکربندی پارامترهای زیرسیستم های مختلف از BIOS Setup باشد که عبور از آن به سادگی غیرممکن است. سیستم اصلی ورودی/خروجی (BIOS Basic Input Output System) نوعی "لایه" بین سخت افزار (قطعات) و نرم افزار (سیستم عامل) قطعات کامپیوتر است. این شامل اطلاعاتی در مورد اجزای نصب شده و تنظیمات کلی کل سیستم است. با این حال، اکثر تاسیسات دارای ویژگی‌های خاص خود هستند که برخی از ویژگی‌ها و ظرافت‌های عملکرد زیرسیستم‌هایی را که کنترل می‌کنند، تعیین می‌کنند. سیستم را می توان با تنظیم پارامترهای مناسب بر روی حداکثر مقادیر ممکن از نظر عملکرد، برای حداکثر کارایی تنظیم کرد، اما هیچ تضمینی وجود ندارد که کامپیوتر به طور قابل اعتماد و بدون خرابی کار کند. از سوی دیگر، سیستم را می توان برای حداکثر تحمل خطا پیکربندی کرد، در حالی که عملکرد را "خشن" می کند. هر یک از این افراط‌ها مزایا و معایب خود را دارند، بنابراین معمولاً سعی می‌کنند با تغییر مقادیر تنظیمات مربوط به تنظیمات BIOS به «میانگین طلایی» برسند. بنابراین، می‌توانید پارامترهای متعادلی را به دست آورید و به بالاترین عملکرد ممکن دست پیدا کنید و در عین حال از عملکرد پایدار رایانه شخصی اطمینان حاصل کنید.

نکات اصلی در این مورد تنظیمات پارامترهای در نظر گرفته شده برای پیکربندی RAM (RAM) سیستم است: انواع تاخیرها، حالت های خاص عملیات، طرح های عملیات عمومی و غیره. همه چیز مربوط به این مشکل را می توان در بخش "تنظیمات پیشرفته چیپست" (یا "تنظیم ویژگی های چیپست") در تنظیمات BIOS پیدا کرد.

پیکربندی خودکار

این مورد در تنظیمات شاید اصلی‌ترین مورد باشد، اما به طور دقیق‌تر در همه سیستم‌ها، در همه مادربردهای پردازنده‌های سازگار با 486 و در اکثر مادربردهای سازگار با پنتیوم یافت نمی‌شود. امکان تغییر در تنظیمات زیرسیستم حافظه انواع FPM DRAM و EDO DRAM را تعیین می کند و مدت زمان چرخه دسترسی (حداقل دوره ای که در طی آن امکان دسترسی چرخه ای به آدرس های دلخواه امکان پذیر است) به داده ها را نشان می دهد: 60 ثانیه (بهینه شده برای تراشه های حافظه با زمان دسترسی 60 ثانیه)، 70 ثانیه (بهینه شده برای تراشه های حافظه با چرخه دسترسی 70 ثانیه) و غیرفعال کردن (در این مورد، اجازه پیکربندی "دستی" پارامترهای موجود در زیرسیستم حافظه را بدهید). با انتقال داده های ناهمزمان، تضمین می شود که یک عملیات خاص در یک دوره زمانی ثابت تکمیل می شود، زیرا در این حالت عملکرد حافظه به فرکانس گذرگاه سیستم وابسته نیست. بنابراین، اگر داده ها بلافاصله پس از لبه سیگنال ساعت سیستم ظاهر شوند، آنگاه فقط با رسیدن لبه بعدی پالس ساعت خوانده می شود. مقادیر 60/70 ns در این مورد به سیستم نشان می دهد که لازم است از پیش تنظیم های وارد شده توسط سازنده مادربرد از قبل استفاده شود که عملکرد حافظه پایدار را بر اساس مدت زمان چرخه دسترسی تنظیم شده ارائه می دهد. واضح است که بخشی از حداکثر عملکرد ممکن قطعا در این مورد از بین می رود. بنابراین، برای اجازه دادن به پیکربندی انعطاف‌پذیر، این پارامتر باید روی Disable تنظیم شود که امکان دسترسی به سایر تنظیمات زیرسیستم حافظه را فراهم می‌کند.

زمان خواندن DRAM

پارامتری که سرعت خواندن داده ها از آرایه حافظه را مشخص می کند. آرایه خود نوعی شبکه مختصات است که در آن موقعیتی به صورت افقی (آدرس ردیف) و عمودی (آدرس ستون) وجود دارد. به زبان ساده، در محل تقاطع هر آدرس سطر و ستون خاص، یک "عنصر ساختمان" آرایه یک سلول حافظه وجود دارد که یک کلید (ترانزیستور) و یک عنصر ذخیره سازی (خازن) است. وضعیت منطقی سلول (از نظر فیزیکی بار در خازن) به سادگی ارائه می شود: شارژ "1" وجود دارد، شارژ "0" وجود ندارد.

برای خواندن محتویات یک سلول حافظه در ساده ترین حالت، پنج چرخه لازم است. ابتدا آدرس خط (نیمه اول آدرس کامل سلول حافظه) روی گذرگاه تنظیم می شود. سپس بارق RAS# (Row Address Srobe) عرضه می‌شود، که نوعی سیگنال کنترلی (چفت آدرس ردیف) است که آدرس ردیف دریافتی را برای نوشتن در مکان مشخص شده ثبت تراشه حافظه تأیید می‌کند. پس از آن، آدرس ستون (نیمه دوم آدرس کامل سلول حافظه) منتقل می شود و به دنبال آن یک سیگنال تأیید آدرس دریافتی (چفت آدرس ستون) CAS# (Strobe آدرس ستون) ارسال می شود. و در نهایت، عملیات خواندن از سلول حافظه دنبال می‌شود که توسط سیگنال Write enable WE # (Write Enable) کنترل می‌شود. با این حال، اگر سلول های همسایه خوانده شوند، دیگر نیازی به انتقال آدرس یک سطر یا ستون در هر بار نیست، و پردازنده "فکر می کند" که داده های لازم در همسایگی قرار دارد. بنابراین، خواندن هر سلول بعدی به سه چرخه گذرگاه سیستم نیاز دارد. اینجاست که وجود طرح‌های عملکردی خاص (زمان‌بندی، به معنای وسیع این مفهوم، معمولاً به معنای یک پارامتر موقت) از یک نوع بنیادی خاص از RAM سرچشمه می‌گیرد: xyyy-yyyy-…، که در آن x تعداد چرخه‌های اتوبوس مورد نیاز است. برای خواندن بیت اول و y برای تمام بیت های بعدی.

بنابراین، چرخه دسترسی به حافظه پردازنده از دو مرحله تشکیل شده است: یک درخواست (Request) و یک پاسخ (Response). مرحله درخواست شامل سه مرحله است: ارسال یک آدرس، ارسال درخواست خواندن و ارسال یک تایید (اختیاری). مرحله پاسخگویی شامل صدور داده های درخواستی و تایید دریافت است. خواندن چهار سلول به هم پیوسته (همسایه) بسیار رایج است، بنابراین بسیاری از انواع حافظه به طور خاص برای این حالت عملکرد بهینه شده اند، و مقایسه عملکرد معمولاً فقط تعداد چرخه های لازم برای خواندن چهار سلول اول را نشان می دهد. در این مورد، ما در مورد انتقال بسته صحبت می کنیم، که شامل ارائه یک آدرس شروع و واکشی بیشتر توسط سلول ها به ترتیب مقرر است، این نوع انتقال سرعت دسترسی به بخش های حافظه را با آدرس های متوالی از پیش تعیین شده بهبود می بخشد. واضح است که در صورت نیاز به خواندن داده ها از یک آدرس غیر متوالی، یک شکست در "زنجیره" انتقال بسته رخ می دهد و اولین بیت از دسترسی تصادفی بعدی (آدرس) با دسترسی استاندارد پنج چرخه توصیف شده در نظر گرفته می شود. در بالا. به طور معمول، پردازنده بسته‌های آدرس را برای چهار انتقال داده تولید می‌کند، زیرا انتظار می‌رود سیستم به طور خودکار داده‌ها را از سلول مشخص شده و سه سلول بعدی آن را برگرداند. مزیت این طرح واضح است: تنها یک مرحله درخواست برای انتقال چهار قطعه داده مورد نیاز است.

به عنوان مثال، برای حافظه FPM DRAM، از طرح 5333-3333-… استفاده می شود، بر خلاف نوع اول رم پویا، که در آن از ساده ترین 5555-5555-… استفاده شده است. زمان دریافت بسته داده است، زیرا. طرح دسترسی در حال حاضر 5222-2222-... RAM SDRAM سنکرون، بر خلاف ناهمزمان (FPM و EDO)، از ارسال سیگنال تایید به پردازنده "آزاد" است و داده ها را در نقاط کاملاً تعریف شده در زمان (فقط در ارتباط با سیگنال همگام سازی گذرگاه سیستم) که ناهماهنگی بین اجزای جداگانه را از بین می برد، سیستم کنترل را ساده می کند و تغییر به یک طرح عملیاتی "کوتاه تر" را امکان پذیر می کند: 5111-1111-... نوع ناهمزمان حافظه پویا.

بنابراین، در آیتم منوی تنظیمات مورد بررسی، می‌توانید گزینه‌هایی برای مقادیر قابل قبول برای چرخه‌های دسترسی به حافظه پیدا کنید: x333 یا x444 برای FPM DRAM، x222 یا x333 برای EDO DRAM، و x111 یا x222 برای BEDO DRAM (و SDRAM) بهینه است. ). با تغییر این پارامترها و تلاش برای استفاده از نمودار کوتاه‌تر برای نوع خاصی از حافظه، می‌توانید به بهبود عملکرد دست پیدا کنید.

زمان نوشتن DRAM

پارامتری که در اصل مشابه پارامتر قبلی است، با این تفاوت که کار عملیات نوشتن پیکربندی شده است. برای انواع اساسی حافظه FPM DRAM و EDO DRAM، مقدار پارامتر مورد نظر یکسان است، زیرا بهره از اصل EDO فقط در عملیات خواندن به دست می آید. بر این اساس، مقادیری که باید تنظیم شوند با در نظر گرفتن معماری خاص حافظه مورد استفاده، مشابه «زمان خواندن DRAM» است.

تاخیر سریع RAS به CAS

تنظیمی که تاخیر در چرخه سیگنال ساعت بین بارق های RAS# و CAS# را مشخص می کند (همانطور که قبلا ذکر شد، در سیگنال های RAS# و CAS#، فلیپ فلاپ های روی تراشه بخش هایی از سطر و ستون آدرس کامل را تعمیر می کنند) کدام داده از درایو DOZU به تقویت کننده های خروجی منتقل می شود (SenseAmp، که به عنوان یک بافر موقت و تقویت کننده سطح عمل می کند، زیرا سیگنال خروجی از تراشه کاملا ضعیف است) و معمولاً 2ns است. این تأخیر عمدی و ضروری است تا زمان کافی برای تعیین بدون ابهام آدرس ردیف (سیگنال RAS#) و آدرس ستون (سیگنال CAS#) سلول وجود داشته باشد. به عبارت دیگر، این پارامتر فاصله بین کنترل کننده حافظه ارسال سیگنال های RAS# و CAS# را به گذرگاه مشخص می کند. واضح است که هرچه این مقدار کوچکتر باشد، بهتر است، اما فراموش نکنید که پشت آن توانایی خود تراشه های حافظه برای درک تاخیر تنظیم شده است، بنابراین انتخاب در اینجا مبهم است.

زمان پیش شارژ DRAM RAS

پارامتری که زمان صدور مجدد (دوره انباشت شارژ، شارژ مجدد) سیگنال RAS# را تعیین می کند، یعنی. پس از چه زمانی، کنترلر حافظه قادر خواهد بود یک سیگنال اولیه آدرس خط را دوباره صادر کند. این به دلیل نیاز به انجام مراحل به روز رسانی محتویات سلول های حافظه است. این تنظیم را می توان روی 3 یا 4 (در چرخه های اتوبوس) تنظیم کرد و از نظر زمان بندی مشابه تنظیمات قبلی است - کمتر، بیشتر است. گاهی اوقات می توان یک طرح چرخه بازسازی خاص را تنظیم کرد یا مستقیماً زمان به روز رسانی محتویات یک خط حافظه را که در میکروثانیه (ms) بیان می شود، مشخص کرد.

برای حفظ یکپارچگی اطلاعات، شارژ خازن ها باید به طور دوره ای با خواندن محتویات کل ردیف و بازنویسی مجدد آن به روز شود (بازسازی شود). دستگاه های حافظه با "ماهیت" پویا یک اشکال نسبتاً جدی دارند - احتمال خطا زیاد است، زمانی که داده های نوشته شده در یک سلول خاص ممکن است هنگام خواندن متفاوت باشد، که با چرخه های بازسازی شارژ در سلول حافظه مرتبط است. برای کنترل و اصلاح این نقص، دو راه برای بررسی یکپارچگی داده ها وجود دارد: بررسی بیت برابری و کد تصحیح خطا. همانطور که قبلاً ذکر شد، یک سلول ابتدایی حافظه پویا از یک خازن منفرد و یک ترانزیستور خاموش تشکیل شده است که امکان دستیابی به چگالی عنصر بالاتر (تعداد سلول بیشتر در واحد سطح) را نسبت به یک استاتیک فراهم می کند. از سوی دیگر، این فناوری دارای معایبی است که مهمترین آنها این است که شارژ انباشته شده روی خازن به مرور زمان از بین می رود. علیرغم این واقعیت که یک دی الکتریک خوب با مقاومت الکتریکی چندین تراوهم (x10 12 اهم) در توپولوژی خازن های سلول های حافظه پویا استفاده می شود، شارژ به سرعت از بین می رود، زیرا ابعاد یک خازن میکروسکوپی و ظرفیت خازن است. یک دانه کوچک حدود 10-15 فارنهایت است. با چنین ظرفیتی روی یک خازن فقط حدود 40000 الکترون جمع می شود.

میانگین زمان نشت شارژ در یک آرایه DOZU به ترتیب صدها یا حتی ده ها میلی ثانیه است، بنابراین باید طبق نیاز JEDEC Std 21-C در فواصل زمانی 64 میلی ثانیه شارژ شود. داده های هسته خوانده می شود و به تقویت کننده های سطح منتقل می شود، پس از آن، بدون رفتن به خروجی، دوباره به آرایه نوشته می شود. به عنوان یک استاندارد، یک بانک تراشه‌های حافظه (آرایه‌ای از سلول‌ها با سازماندهی مشخصی از یک ساختار متشکل از ردیف‌ها و ستون‌ها) شامل 2k، یا 4k، یا 8k ردیف (به طور دقیق‌تر، یا 2048، یا 4096، یا 8192) است. دسترسی به آن امکان بازسازی همزمان کل آرایه مربوط به آن ردیف را فراهم می کند. به هر حال، بهترین طرح بازسازی، به‌روزرسانی همزمان محتویات سلول‌های همه ردیف‌ها نیست، بلکه به‌روزرسانی هر ردیف به صورت جداگانه است. در نتیجه، بر اساس یک آرایه 4k (تراکم متوسط)، می‌توانیم طرح بازسازی معمولی استاندارد را برای یک ردیف با تقسیم چرخه تازه‌سازی کامل بر تعداد ردیف‌ها محاسبه کنیم: 64000m s/4096=15.625m s. اگر بانک دارای بیش از 4k خط باشد، هر دو خط را می توان با یک دستور پردازش کرد، یا اگر بانک دارای کمتر از 4096 خط باشد، همه چیز با ضرب کردن نرخ تازه سازی دقیقاً برعکس حل می شود. اگر راه‌حل‌های ممکن را برای مشکل به‌روزرسانی محتویات آرایه DOZU در نظر بگیریم، در حال حاضر سه روش مختلف برای بازسازی داده‌ها شناخته شده‌اند.

بازسازی توسط یک RAS (فقط ROR RAS Refresh). در این حالت، آدرس ردیف بازسازی شده به گذرگاه آدرس منتقل می شود که در پاسخ به آن سیگنال RAS# صادر می شود (درست مانند هنگام خواندن یا نوشتن). در این مورد، یک ردیف از سلول ها انتخاب می شود و داده های آنها به طور موقت به مدارهای داخلی (به طور دقیق تر، تقویت کننده های سطح خروجی) ریز مدار تغذیه می شود و پس از آن دوباره نوشته می شود. از آنجایی که سیگنال CAS# دنبال نمی شود، چرخه خواندن/نوشتن شروع نمی شود. دفعه بعد آدرس ردیف بعدی ارسال می شود و به همین ترتیب تا زمانی که تمام سلول ها بازیابی شوند و پس از آن چرخه بازسازی تکرار می شود. البته عیب این روش این است که گذرگاه آدرس اشغال می شود و در زمان بازسازی، دسترسی به سایر زیر سیستم های کامپیوتری مسدود می شود. این به شدت عملکرد کلی را کاهش می دهد، زیرا این نوع بازسازی در تراشه های حافظه باید اغلب انجام شود.

CAS قبل از RAS (CBR CAS Before RAS). در یک چرخه معمولی خواندن/نوشتن، سیگنال RAS# همیشه اول می رسد و سپس CAS# می آید. اگر CAS# قبل از RAS# وارد شود، یک چرخه به‌روزرسانی ویژه (CBR) آغاز می‌شود که در آن آدرس ردیف ارسال نمی‌شود و ریزمدار از شمارنده داخلی خود استفاده می‌کند که محتویات آن با هر CBR 1 (افزایش گسسته) افزایش می‌یابد. چرخه این حالت به شما این امکان را می دهد که بدون اشغال گذرگاه آدرس، حافظه را بازسازی کنید که مطمئناً از نظر منابع سیستم اقتصادی تر است.

مکانیسم بازسازی خودکار (AutoPrecharge) یا خود بازسازی (SEREf SElf REfresh) معمولاً در حالت صرفه جویی در مصرف انرژی، زمانی که سیستم وارد حالت "خواب" می شود و درایور ساعت غیرفعال می شود، استفاده می شود. حالت بازسازی توسعه یافته (EREf Extended REfresh) روش جداگانه ای نیست که توانایی ریزمدار را مشخص می کند، اما مانند حالت اختصاری (REREf REduce REfresh)، فقط حالت فرکانس را برای به روز رسانی محتوای آرایه نسبت به حالت عادی تعیین می کند. چرخه (عادی، 15.625 متر بر ثانیه)، و شامل یک "زیر مجموعه" از چرخه خود بازسازی است. با EREf، انرژی صرفه جویی می شود زیرا اکنون بازسازی صفحه (خط) را می توان با دفعات کمتری انجام داد: مثلاً بعد از 125.2 میلی ثانیه، و نه بعد از 15.625 میلی ثانیه، همانطور که در مورد بازسازی استاندارد وجود دارد. تازه سازی کاهش یافته برای استفاده در تراشه های حافظه با ظرفیت بالا (دستگاه های 64 مگابیت و بزرگتر) و در ماژول های حافظه با تعداد تراشه های زیاد (16 یا بیشتر) توصیه می شود. خودبازسازی در دوره‌های مصرف خرد (وضعیت کلی سیستم تعلیق) استفاده می‌شود، زمانی که محتویات تراشه حافظه خود به خود با افزایش شمارنده داخلی خود بازسازی می‌شوند، این بدان معناست که همه عملکردهای کنترلی می‌توانند خاموش شوند. در این حالت، به‌روزرسانی داده‌ها در سلول‌ها با استفاده از روش‌هایی که در بالا توضیح داده شد غیرممکن است، زیرا کسی برای ارسال سیگنال برای بازسازی وجود ندارد و تراشه حافظه خودش این کار را انجام می‌دهد و ژنراتور خود را راه‌اندازی می‌کند که مدارهای داخلی آن را ساعت می‌کند.

بنابراین، روش ROR در اولین تراشه های DRAM مورد استفاده قرار گرفت و در حال حاضر عملاً استفاده نمی شود. روش CBR به طور فعال در تراشه های EDO DRAM استفاده می شود. خود بازسازی برای سیستم‌های مبتنی بر SDRAM توصیه می‌شود و مقادیر زیر را پشتیبانی می‌کند: 3.906ms (0.25x کاهش)، 7.812ms (0.5x کاهش)، 15.625ms (عادی)، 31.25ms (2x-توسعه)، 62.5ms ( 4x-extended) و 125.2m s (8x توسعه یافته). واضح است که توانایی یک تراشه حافظه خاص (که توسط تنظیمات "بسته" در BIOS یا خود بازسازی کنترل می شود) از نظر معماری تعیین می شود و به نوع حافظه مورد استفاده بستگی دارد. با این حال، با تنظیم بزرگترین چرخه زمانی، شما نمی توانید در نمودار زمان بندی کلی "جا شوید"، بنابراین سازنده ماژول حافظه به سادگی این نوع اطلاعات را در یک تراشه SPD مکان مشخص شده وارد می کند، که اکثر DIMM های مدرن به آن مجهز هستند. اگر چنین ریز مداری در ماژول مورد استفاده وجود نداشته باشد، می‌توان به شرطی که راه‌اندازی انعطاف‌پذیر BIOS به آن اجازه دهد، فرکانس بازسازی را بر اساس استاندارد 15.625 متر بر ثانیه برای یک آرایه 4k بانک به طور مستقل تنظیم کند و میزان (( کاهش) چرخه با ضریب 1 در هنگام افزایش تعداد خطوط، یا افزایش (توسعه) چرخه در حالی که تعداد خطوط کاهش می یابد، همه اینها به سازماندهی منطقی (تعداد بانک ها و ساختار بانک) میکرو مدار و تعداد آنها در یک مدار بستگی دارد. ماژول حافظه خاص

وضعیت انتظار MA

دوره انتظار سوئیچ آدرس، که به شما امکان می دهد قبل از دسترسی به یک تراشه حافظه خاص، یک چرخه تاخیر اضافی را تنظیم یا حذف کنید (سیگنال انتخاب تراشه، CS#). نوعی "نقطه بازرسی" عملکرد، تغییر سیگنال MA# (آدرس حافظه) با پیشروی یک یا دو چرخه CS# است. این نکته در زیر با جزئیات بیشتر در رابطه با سیستم های سنکرون بررسی خواهد شد.

DRAM R/W زمان‌بندی خروج

این آیتم تعداد چرخه هایی را که توسط زیرسیستم حافظه در آماده سازی برای اجرای عملیات داده خواندن / نوشتن صرف شده است مشخص می کند و تعداد آنها را در گذرگاه قبل از انجام عملیات در خود ریزمدار تعیین می کند. در این مورد، مقادیر زیر امکان پذیر است: به ترتیب 8/7 و 7/5 تعداد چرخه های خواندن / نوشتن. مانند هر پارامتری که تاخیر را مشخص می کند، باید سعی کنید آن را با مقدار کمتری تنظیم کنید.

پیشروی گمانه زنی

پارامتری که حالت سیگنال پیشخوان خواندن (READ) را فعال (فعال) و غیرفعال (غیرفعال) می کند، مجوز آن اجازه می دهد کمی زودتر از رمزگشایی آدرس صادر شود (به طور منحصر به فرد با استفاده از بارق های RAS# و CAS# تعیین می شود. ). از آنجایی که زمان مشخصی برای تعیین آدرس سلول مورد نظر طول می‌کشد، سیستم ساعت‌هایی را که می‌توان از آنها برای استفاده مناسب استفاده کرد، هدر می‌دهد. بنابراین، فعال کردن این پارامتر امکان خواندن آدرس سلول بعدی را فراهم می کند در حالی که فرآیند تعیین مختصات سلولی که آدرس آن زودتر محاسبه شده است در حال انجام است. این تکنیک همچنین تا حدودی در زمان صرفه جویی می کند و تعداد چرخه های "بیکار" گذرگاه سیستم را کاهش می دهد.

DRAM ECC/انتخاب برابری

پارامتری که حالت های کنترل یکپارچگی داده ها را کنترل می کند: کد تصحیح خطا (ECC Error Correction Code) و بررسی برابری (Parity). اغلب مورد "حالت یکپارچگی داده DRAM" نیز وجود دارد.

با توجه به ماهیت خطاهای حافظه را می توان به دو نوع تقسیم کرد. خطاهای موقت (شکست‌ها، خطاهای نرم) مرتبط با تأثیر پرتوهای کیهانی، ذرات آلفا، نویزهای خارجی و داخلی معمولاً منجر به یک تغییر واحد در اطلاعات می‌شوند و اغلب داده‌ها به طور مکرر و بدون خطا در همان سلول نوشته می‌شوند. خطاهای دائمی (شکست ها، خطاهای سخت) ناشی از عملکرد نادرست تراشه های حافظه اغلب منجر به از دست رفتن اطلاعات در کل ستون یا حتی کل تراشه می شود.

در مورد استفاده از طرح برابری، یک بیت برابری در یک ناحیه حافظه اختصاص داده شده به همراه هر هشت بیت اطلاعات ذخیره می شود. بیت برابری به صورت زیر تشکیل می شود: تعداد "یک ها" در نمایش دودویی یک بایت شمارش می شود: اگر زوج باشد، این بیت مقدار "1" را می گیرد، اگر نه، "0". پس از آن، داده ها در حافظه اصلی نوشته می شوند. هنگامی که این بایت داده از سلول خوانده می شود، یک بیت برابری به آن اختصاص داده می شود و سپس مقدار 9 بیت تجزیه می شود. اگر در این عدد یک عدد فرد وجود داشته باشد، بیت برابری "قطع" می شود و بایت اطلاعات برای پردازش منتقل می شود در غیر این صورت، خطای برابری ایجاد می شود و کامپیوتر با یک پیام معلق می شود. اگر تعداد زوجی از بیت های اطلاعات تغییر کند، بررسی برابری با شکست مواجه می شود. با این حال، اگرچه بررسی کننده برابری می تواند حداکثر خطاهای دو بیتی را شناسایی کند، اما نمی تواند آنها را اصلاح کند.

موتور ECC نه تنها می تواند خطاها را تشخیص دهد، بلکه می تواند خطاها را نیز تصحیح کند و خطای برابری ایجاد کند. به طور معمول، این طرح کار مبتنی بر استفاده از کدهای همینگ (کدهای تصحیح کننده نویز) است که به فرد اجازه می دهد یک بیت اشتباه را شناسایی و تصحیح کند، یا دو خطا را پیدا کند و یک خطا را تصحیح کند (خواص اصلاحی کد با تعیین می شود. افزونگی آن). تصحیح خطا بسیار پیچیده تر از برابری است و در سیستم هایی استفاده می شود که لازم است حجم زیادی از اطلاعات با حداقل احتمال خطا منتقل شود. در هر صورت، چه یک طرح برابری یا ECC باشد، استفاده از این نوع حافظه ها می تواند عملکرد را کاهش دهد: اگر برابری بتواند سیستم را تا 23٪ "کاهش" کند، در این صورت برای ECC این رقم گاهی اوقات به 10٪ می رسد، بسته به میزان پیچیدگی الگوریتم مورد استفاده علاوه بر این، یک ماژول ECC 72 بیتی گرانتر از "آنالوگ" 64 بیتی معمول خود است که ظرفیت یکسانی دارد، بنابراین انتخاب استفاده از این نوع حافظه ها در رایانه شخصی صرفاً به عهده همه است.

حضور در رایانه شخصی ماژولی که از طرح ECC پشتیبانی می کند توسط خود سیستم تعیین می شود و اگر هیچ موردی پیدا نشد، نمی توان قسمت منو "DRAM Data Integrity Mode" را با علامت "Non-ECC" تغییر داد. . فعال کردن آیتم "DRAM ECC/Parity Select" به شرط استفاده از ماژول های حافظه مناسب در سیستم، منجر به فعال شدن کنترل تصحیح خطا یا گنجاندن مکانیزم کنترل برابری می شود.

پیکربندی SDRAM

پارامتری که نحوه پیکربندی زیرسیستم حافظه را بر اساس SDRAM تعیین می کند و مقادیر زیر را می گیرد: توسط SPD (پارامترهای مورد نیاز از یک تراشه تشخیص سریال ویژه نصب شده بر روی ماژول حافظه خوانده می شوند و به طور کامل با نوع و ویژگی های فردی تراشه ها مطابقت دارند. بر روی آن نصب شده است) یا دستی (مجاز است پارامترهای خاصی را به صورت دستی تغییر دهید، با آیتم های منوی مربوطه این پارامترها برای اصلاح در دسترس هستند). ماهیت این تنظیم این است که در صورت استفاده از طرح دستی، دسترسی به تغییر پارامترهای "SDRAM CAS Latency Time"، "SDRAM RAS-to-CAS Delay" و "SDRAM RAS Precharge Time" مجاز است که طرح زمان بندی اصلی عملکرد حافظه (به ترتیب CL-t RCD -t RP) و امکان پیکربندی زیرسیستم انعطاف پذیرتر بر اساس RAM سنکرون را فراهم می کند که همگی مشابه پارامتر "پیکربندی خودکار" قبلاً در نظر گرفته شده است. در مورد استفاده از طرح SPD، مقادیر مورد نیاز به طور خودکار از تراشه EEPROM بارگیری می شوند، که در آن سازنده یک ماژول حافظه خاص، مقادیر لازم پارامترهای زمانی (زمان بندی) را از قبل "فلش می کند". تضمین عملکرد پایدار

هنگام کار با حافظه به طور همزمان، عملیات به شدت با چرخه های مولد سیستم انجام می شود. در عین حال، کنترل رم سنکرون تا حدودی پیچیده تر از ناهمزمان می شود، زیرا لازم است لچ های اضافی را معرفی کنیم که آدرس ها، داده ها و حالت های سیگنال های کنترل را ذخیره می کنند. در نتیجه، به جای مدت زمان چرخه دسترسی، که برای ویژگی های سیستم های ناهمزمان استفاده می شود، برای توصیف سرعت SDRAM، آنها به تعیین مدت زمان دوره سیگنال ساعت متوسل می شوند (t CLK Clock time، مقداری که نسبت عکس دارد. به نرخ تکرار ساعت). بنابراین، در برخی از نسخه های BIOS، می توان به طور مستقیم مدت زمان دوره سیگنال ساعت را نشان داد: 7 ثانیه (حداکثر فرکانس کاری این ماژول 143 مگاهرتز است، بنابراین، طرح های زمان بندی استفاده شده برای دستگاه های حافظه با - بهینه می شوند. 7 پارامتر به طور مستقیم بر روی خود تراشه نشان داده شده است)، 8 ثانیه (حداکثر فرکانس کاری این ماژول 125 مگاهرتز، بنابراین تنظیمات زمان بندی برای دستگاه های حافظه با پارامتر -8 بهینه می شود) و 10 ثانیه (حداکثر فرکانس کاری این ماژول 100 مگاهرتز است، بنابراین). تنظیمات زمان‌بندی برای تراشه‌های حافظه با پارامتر -10 بهینه می‌شوند، که مشابه مواردی که قبلا در پاراگراف "پیکربندی خودکار" توضیح داده شد، کار می‌کنند، اما نسبتاً نادر هستند.

به عنوان یک استاندارد، آرایه ریز مدار شامل بانک های منطقی (بانک) است که تعداد و سازماندهی آنها توسط فردیت (بنیاد بودن) خود معماری و ظرفیت نهایی ریزمدار تعیین می شود. بانک ها حاوی ردیف های منطقی (Row) هستند که به آن صفحات نیز می گویند (صفحه، برای جلوگیری از اشتباه گرفتن با ردیف های فیزیکی)، که به نوبه خود حاوی ستون ها (ستون) هستند، ماتریس تشکیل شده توسط چنین سلسله مراتبی هسته تراشه حافظه است. رشته مقدار داده ای است که در یکی از چندین بانک هسته خوانده یا نوشته می شود. ستون‌ها زیرمجموعه‌هایی از ردیف‌ها هستند که در فازهای جداگانه عملیات خواندن/نوشتن خوانده یا نوشته می‌شوند.

به طور متوالی پیشرفت داده ها روی تراشه را در نظر بگیرید. به طور معمول، حلقه زمانی شروع می شود که یک فرمان فعال سازی بانک می رسد، که بانک مورد نیاز و یک ردیف در آرایه آن را انتخاب و فعال می کند. در طول چرخه بعدی، اطلاعات به گذرگاه داده داخلی منتقل می شود و به تقویت کننده سطح ارسال می شود (همانطور که قبلاً ذکر شد، نوعی "انباشته کننده" که هم نقش تقویت کننده سیگنال و هم یک بافر موقت را ایفا می کند). هنگامی که سطح سیگنال تقویت شده به مقدار مورد نظر می رسد، داده ها توسط سیگنال ساعت داخلی قفل می شوند (Latch) - این فرآیند، تاخیر بین تعیین آدرس سطر و ستون (t RCD RAS#-to-CAS# Delay) نامیده می شود. ، 23 چرخه اتوبوس سیستم (دوره های ساعت عددی) را می گیرد. پس از این تأخیر، می‌توان دستور خواندن را همراه با یک آدرس ستون داد تا آدرس اولین کلمه (در این حالت، مقدار داده‌های انتقال‌یافته در هر چرخه برابر با عرض گذرگاه داده تراشه حافظه) برای خواندن انتخاب شود. از تقویت کننده سطح پس از صدور فرمان خواندن، یک تاخیر دو یا سه چرخه انتخاب بارق (CAS# تاخیر سیگنال CAS# Latency یا به سادگی CL) انجام می شود که در طی آن داده های انتخاب شده از تقویت کننده سطح هماهنگ شده و به تراشه خارجی منتقل می شود. پین ها (خطوط DQ). اولین کلمه با بقیه در طول هر سیگنال ساعت بعدی دنبال می‌شود، و مجموعه کامل طول انفجار (طول پشت سر هم) تعداد کلمات ارسالی پیوسته در یک مرحله از انتقال داده را محاسبه می‌کند. تنها پس از انتقال همه اطلاعات، می توان داده ها را از تقویت کننده به ردیف سلول های خالی آرایه بازگرداند تا محتویات آن را بازیابی کند، که 23 سیکل ساعت طول می کشد. برای انصاف، باید توجه داشت که علیرغم نمادگذاری صحیح دنباله t RCD -CL-t RP، معمولاً طرح زمان بندی اصلی به شکل CL-t RCD -t RP است، بنابراین درجه اهمیت پارامترهای تشکیل دهنده آن را نشان می دهد. . دینامیک، و بنابراین دارای خاصیت تضعیف سیگنال و نشت، طبق ماهیت خود، مجموعه ای از سلول ها باید محتویات خود را بازسازی کنند. دوره های بازیابی شارژ توسط کنترل کننده بازسازی برنامه مانیتورینگ انجام شده توسط refresh counter (Refresh Counter) تنظیم می شود که چنین بازیابی به 710 چرخه نیاز دارد که در طی آن جریان داده قطع می شود.

روش نوشتن در در نظر گرفتن طرح دسترسی موقت مشابه فاز خواندن با تفاوت در فاصله اضافی t WR است که دوره بازیابی رابط را پس از عملیات مشخص می کند. به عبارت دیگر، دوره بازیابی در مرحله نوشتن معمولاً یک تاخیر دو چرخه بین پایان خروجی داده به گذرگاه (آخرین پالس در گذرگاه داده) و شروع یک چرخه جدید است. این بازه زمانی تضمین می کند که رابط پس از یک عملیات نوشتن بازیابی شده و از اجرای صحیح آن اطمینان حاصل می کند. در نتیجه، در پایان انتقال آخرین کلمه در مرحله نوشتن، ردیف بانکی که در حال دسترسی است، نه بلافاصله، بلکه پس از یک تاخیر اضافی وارد مرحله بازسازی می شود که حداقل مقدار آن توسط کوچکترین فاصله زمانی که انتظار می رود عملیات نوشتن فعلی به درستی کامل شود. بنابراین، زمان فعالیت صفحه در مرحله نوشتن از مقدار t RAS فاز خوانده شده در طول دوره بازیابی، t WR بیشتر می شود.

زمان تأخیر SDRAM CAS

تأخیر در صدور سیگنال CAS# برای یک تراشه RAM سنکرون یکی از مهم‌ترین ویژگی‌ها است و نشان‌دهنده حداقل تعداد سیکل‌های باس (Clock Period) از لحظه ای که درخواست داده توسط بارق CAS# "تثبیت می‌شود" تا لحظه لحظه آن است. شناسایی و خوانده می شود. فرض بر این است که در زمان رسیدن به لبه سیگنال CAS#، داده های صحیح در ورودی های آدرس وجود دارد. با این حال، از آنجایی که تاخیرهای زمانی در همه جا وجود دارد (از جمله در خود ریز مدار)، زمان خاصی برای غلبه بر آنها اختصاص داده شده است، و به دلیل گسترش پارامترهای تاخیر برای خطوط آدرس مختلف، آنها می توانند متفاوت باشند، در این مورد تاخیر CAS است. CL ، و CL2 و CL3 زمان تاخیر معرفی شده در چرخه ها هستند (به ترتیب 2 و 3). هرچه تأخیر کمتر باشد سرعت کار با حافظه بیشتر می شود، اما خطر اینکه داده ها به آدرس اشتباه برسند نیز بیشتر می شود که مطمئناً باعث خرابی می شود. پایداری در برابر چنین شکست‌هایی، پایداری CL است.

به عبارت دیگر، CL تاخیر بین تشکیل دستور خواندن توسط منطق کنترل چیپ و در دسترس بودن اولین کلمه برای خواندن است. اگر ثبت (تشخیص سیگنال یک سطح منطقی خاص توسط گیرنده) فرمان خواندن در لبه ساعت N اتفاق بیفتد و CL ساعت M باشد، داده های مربوطه پس از ساعت N + M در دسترس خواهند بود. با این حال، برای اطمینان از خروجی داده تضمین شده، ترانزیستورهای مدارهای خروجی خطوط داده یک چرخه زودتر روشن می شوند (N + M-1)، یعنی. آنها داده ها را در سطوح نامشخص (در آن زمان) خروجی می دهند و باعث می شود کنترل کننده حافظه قبل از پذیرش داده های دریافتی یک چرخه دیگر منتظر بماند. هنگام استفاده از CL2 برای ماژول هایی که برای یک فرکانس معین در CL3 رتبه بندی شده اند، مدارهای خروجی ممکن است زمان تنظیم سطح صحیح (و ارائه جریان نامی) را برای نمایش دقیق داده ها در گذرگاه نداشته باشند و ممکن است خطایی رخ دهد.

SDRAM RAS-to-CAS تاخیر

یک پارامتر مشابه (تأخیر سریع RAS-to-CAS)، که به عنوان t RCD تعریف شده است، قبلا توضیح داده شد، و در این مورد می تواند مقادیر 2 یا 3 را بگیرد و یک تاخیر دو و سه چرخه را از شروع ارسال فرمان فعال‌سازی یک بانک منطقی خاص تا لحظه دریافت فرمان خواندن / نوشتن در ورود CAS # جلو (انتقال به سطح پایین فعال). به عبارت دیگر، پس از صدور فرمان فعال سازی بانک، ردیف مورد دسترسی باید قبل از رسیدن فرمان خواندن (که توسط آدرس ستون تعیین می شود) از قبل شارژ شود (اجرای چرخه انباشت شارژ، Precharge). این بدان معناست که داده ها از آرایه حافظه به تقویت کننده سطح خروجی روی تراشه با تاخیر 2 یا 3 سیکلی منتقل می شوند. باید درک کرد که تأخیر مورد نظر به خودی خود نقش نسبتاً کمی در تأخیر کلی در هنگام نمایش یک صفحه و/یا خواندن داده از یک صفحه باز دارد. با این حال، در هر BIOS امکان تغییر مقدار این تاخیر به دلیل عدم وجود پارامتر مربوطه وجود ندارد، با این حال، در واقعیت، t RCD نیز در مقدار "Bank X/Y Timing" در نظر گرفته می شود.

زمان پیش شارژ SDRAM RAS

مدت زمان شارژ ردیف t RP است. در این مورد، یک تراشه DRAM با دو یا چهار بانک (سازماندهی منطقی) به شما امکان می دهد این زمان را پنهان کنید تا از ورودی / خروجی مداوم داده ها اطمینان حاصل کنید: در زمانی که هر عملیاتی با یک بانک حافظه رخ می دهد، دیگری دارای زمان برای بازسازی (به روز رسانی داده ها). به عبارت ساده، این پارامتر به شما امکان می دهد تا قبل از شروع چرخه بازسازی، انباشت شارژ سریع (سریع) یا آهسته (آهسته) را در خط RAS # تعریف کنید. تنظیم مقدار روی Fast عملکرد را افزایش می دهد، اما ممکن است باعث بی ثباتی شود. از سوی دیگر، آهسته برعکس عمل می کند - پایداری رایانه را افزایش می دهد، با این حال، زمان صرف شده در چرخه بازسازی داده ها را افزایش می دهد. بنابراین، اگر از کیفیت تراشه های حافظه اطمینان دارید، مقدار Fast توصیه شده باید تنظیم شود. مقادیر رایج 2 و 3 این مورد، تعداد چرخه های گذرگاه سیستم مورد نیاز برای بازیابی داده ها را در صفحه ای که به آن دسترسی داشت، تعیین می کند.

به طور کلی، تأخیر ناشی از انباشت شارژ در ردیف برای انتقال داده ها به آرایه (بانک/بستن صفحه) قبل از رسیدن دستور فعال سازی بعدی بانک ضروری است. بنابراین، 3060٪ از تعداد کل درخواست های خوانده شده ارسال شده در یک صفحه (صفحه، که معمولاً به عنوان ردیف بانک منطقی نامیده می شود) گم می شود، که به آن صفحه ضربه می گویند. بنابراین در این حالت نیازی به فعال سازی بانک نیست زیرا داده ها از قبل در صفحه هستند و تنها کاری که لازم است تغییر آدرس ستون با صدور سیگنال CAS# است. اگر داده های درخواستی در صفحه داده شده یافت نشد، باید به آرایه برگردانده شود و بانک بسته شود.

اگر داده‌های درخواستی در یک بانک وجود داشته باشد، اما در ردیف‌های مختلف وجود داشته باشد، باید دستور بارگذاری مجدد داده شود تا بانک بسته شود (فاصله برابر با مدت زمان شارژ)، و دستور فعال‌سازی بانک جدید، ردیف صحیح (تاخیر) را باز می‌کند. t RCD) که در آن داده های مورد نیاز قرار می گیرد. بعداً، پس از فاصله زمانی CL، دستور خواندن به آدرسی که به درستی انتخاب شده است می آید. در نتیجه، تعداد چرخه های تاخیر کل (الگوی t RCD -CL-t RP) که به عنوان 2-2-2 توصیف می شود، 6 چرخه است، در حالی که الگوی 3-3-3 آن را به 9 افزایش می دهد.

اگر داده های درخواستی در ردیف های مختلف قرار دارند، نیازی به صرف زمان برای بسته شدن اولین بانک نیست، بنابراین تاخیر t RP در این مورد لحاظ نمی شود. بنابراین، تنها تاخیر CAS# و فاصله RAS#-CAS# باقی می‌ماند. به طور کلی، این طرح کمی ساده شده است، زیرا اگر داده ها در یک بانک، اما در ردیف های مختلف باشند، بانک نه تنها باید بسته شود، بلکه باید دوباره فعال شود. بنابراین، هر بانک زمان بسیار کوتاهی دارد که در طی آن باز می ماند و زمان چرخه t RC به یک عامل بسیار مهم تبدیل می شود.

برای یک تراشه حافظه که وارد فاز خود بازسازی (SEREf) شده است، یک بازه زمانی مشخص برای بازگشت به حالت فعال لازم است. همانطور که قبلا ذکر شد، اگر دستگاه وارد فاز Self-Refresh شود، تمام رابط های ورودی به حالت DtC (نگران نباشید) منتقل می شوند و ورودی ساعت CKE غیرفعال می شود و پس از آن شمارنده بازسازی روی تراشه بلافاصله روشن می شود. . در این مدت، تراشه حافظه یک دستگاه غیرفعال نسبت به سیستم است و به دستورات پاسخ نمی دهد، زیرا رابط همگام سازی غیرفعال است. پس از مرحله رفرش داخلی، مکانیزم همگام سازی خارجی فعال می شود و با دستور Refresh Exit دستگاه به حالت فعال باز می گردد. با این حال، مرحله فعال سازی کامل از شروع سیگنال CKE تا آمادگی برای دریافت اولین فرمان از کنترلر 47 سیکل طول می کشد و Refresh RAS Assertion نامیده می شود.

زمان چرخه SDRAM Tras/Trc

پارامتری که سرعت تراشه SDRAM (دینامیک آرایه) را مشخص می کند و نسبت فاصله زمانی که در طی آن یک ردیف برای انتقال داده باز است (t RAS RAS # Active time) به دوره ای که در طی آن چرخه کامل باز کردن و به روز رسانی است را تعیین می کند. ردیف تکمیل شده است (t RC Row time Cycle, که به آن زمان چرخه بانکی نیز می گویند.

پیش فرض 6/8 است که کندتر اما پایدارتر از 5/6 است. با این حال، 5/6 چرخه در SDRAM سریع‌تر است، اما ممکن است ردیف‌ها (ردیف‌ها) را برای مدت زمان کافی باز نگذارند تا تراکنش کامل شود، که مخصوصاً برای SDRAM با فرکانس کلاک بیش از 100 مگاهرتز صادق است. بنابراین، توصیه می شود برای افزایش عملکرد SDRAM، ابتدا 5/6 را تنظیم کنید، اما اگر سیستم ناپایدار شد، باید آن را به 6/8 تغییر دهید. همچنین، این پارامتر را می توان در فرم پیدا کرد. به عنوان مثال، برای برخی از منطق های اولیه، این تنظیمات ممکن است مقادیر زیر را داشته باشند: برای سری i82815xx یا، برای سری کیت VIA یا، و برای ALi MAGiK1.

چرخه بانک تعداد چرخه های مورد نیاز را پس از صدور فرمان فعال سازی بانک قبل از شروع مرحله شارژ تعیین می کند. به عبارت دیگر، هنگامی که یک صفحه باز می شود، باید برای مدتی باز نگه داشته شود تا دوباره بسته شود. پارامتر t RC حداقل تعداد چرخه ها را از شروع دسترسی ردیف تا فعال شدن مجدد بانک مشخص می کند. از آنجایی که فاز بارگذاری مجدد 23 سیکل تاخیر دارد، سیکل کامل بانک مجموع زمان فعال سیگنال RAS# و فاصله به روز رسانی داده ها در صفحه است: t RС =t RAS +t RP , جایی که t RAS =t RCD +CL به عنوان تاخیر پاسخ (Latency) تعریف می شود که فاصله زمانی بین ثبت فرمان دریافتی و لحظه ارسال داده های مرتبط با فرمان را مشخص می کند. بنابراین، t RC تعداد کل چرخه های موجود در طرح زمان بندی اصلی t RCD -CL-t RP را مشخص می کند. به عنوان مثال، سری i82815xx پشتیبانی یا طرح هایی را ارائه می دهد که نشان می دهد دوره شارژ ثابت است و دو چرخه اتوبوس (2T) است. یک سری منطق های اساسی از VIA، فاصله t RAS را از مقادیر 5T و 6T تعیین می کند، که به ترتیب نشان دهنده مقدار شناور t RP در 2 یا 3 چرخه است، اما آنها به طور مستقیم در دسترس نیستند، اما بخشی از " هستند. ترکیبی از تنظیمات

تراشه های SDRAM فعلی دارای زمان چرخه هسته ای 5060 ns هستند. از طرف دیگر، این بدان معنی است که، از نظر تئوری، یک تراشه با کلاک 133 مگاهرتز (دوره 7.5 ثانیه) دارای مقدار t RC = 7T است، که از آن می توانید چرخه هسته فعلی را تعیین کنید: 7x7.5ns = 52ns. اگر فرکانس ساعت افزایش یابد، تعداد چرخه‌ها نیز متناسب با پنجره 50 ثانیه افزایش می‌یابد. پس از انجام محاسبات، می‌توانیم محدودیت نظری فرکانس ساعت SRDAM را در 183 مگاهرتز در پارامترهای فعلی (9T) یادداشت کنیم، که به معنای چرخه هسته 49.2 ns است. یکی از ویژگی‌های جالب این است که در نسخه‌های اولیه سری i82815، مدار شبیه یا بود که محدودیت فرکانس ساعت را در منطقه 166 مگاهرتز تعیین می‌کند. برای یک ساعت 100 مگاهرتز، چرخه بانک باید روی 5/7 تنظیم شود تا بهترین عملکرد ممکن را به دست آورد، و برای یک باس 133 مگاهرتز، بسته به میزانی که می خواهید "اورکلاک" کنید، باید روی 5/8 یا 6/8 تنظیم شود. واسط.

در این راستا، مهمترین موضوع تعیین حداقل فاصله ممکن فعالیت صفحه (سیگنال #RAS) و اینکه چه چیزی فراتر از مقادیر مجاز آن خواهد بود (t RAS Violation) است. پس از اینکه سیگنال RAS# بانک را فعال کرد، داده ها در تقویت کننده سطح قفل می شوند. به عنوان مثال، دو خط به صورت موازی در حال اجرا هستند که یکی سیگنال و دیگری متصل است. این مدار بر اساس اصل تناوب کار می کند، جایی که هر خط می تواند هم سیگنال و هم مرجع باشد. تقویت‌کننده سطح ولتاژ بین خط داده شارژ شده و مرجع را متمایز می‌کند و سیگنال نسبتا ضعیف را تقویت می‌کند. این کار باید برای بازیابی اطلاعات در سلول‌ها انجام شود. خطوط سیگنال دارای ظرفیت مشخصی هستند که با افزایش شارژ کاهش می یابد. اگر مرحله بارگذاری مجدد (پاک کردن تمام اطلاعات از خط داده برای فعال کردن دسترسی به خط بانک بعدی) قبل از اینکه سطح سیگنال به اندازه کافی برای بازیابی محتوای صفحه تثبیت شود شروع شود، مدت زمان مشخص شده فعالیت صفحه (سیگنال RAS#) نقض می شود. (تخلف RAS)، که منجر به از بین رفتن کامل داده ها یا در بهترین حالت، بازیابی نادرست می شود. به عبارت دیگر، t RAS زمان مورد نیاز برای انباشته شدن یک شارژ کامل در یک ردیف و بازیابی داده ها قبل از شروع چرخه شارژ بعدی است. به نوبه خود، بارگذاری مجدد دستوری است که یک صفحه یا بانک را می بندد، بنابراین t RAS نیز به عنوان حداقل زمان فعالیت صفحه مشخص می شود. اگر مدت چرخه شارژ را به این اضافه کنیم، نتیجه آن تعداد کل چرخه های مورد نیاز برای باز و بسته شدن بانک خواهد بود که به آن چرخه بانک (t RC) می گویند - آنچه قبلاً در مورد آن صحبت شد.

وضعیت انتظار SDRAM MA

برای سیستم‌های مبتنی بر RAM همزمان، کنترل‌کننده حافظه باید چندین سیگنال دسترسی ارسال کند تا مرحله کامل دسترسی به یک تراشه حافظه خاص تکمیل شود: CS# (انتخاب تراشه)، MA (آدرس حافظه)، WE# (فعال کردن نوشتن) RAS# ( بارق تایید آدرس ردیف ) و CAS# (استروب تایید آدرس ستونی). هر دسترسی به حافظه شامل این سیگنال ها در تغییرات مختلف بسته به نوع عملیات در حال انجام است. به عنوان مثال، بدون سیگنال انتخاب تراشه، تمام دستورات بعدی توسط تراشه پذیرفته نخواهد شد.

بنابراین، تمام خطوط آدرسی که از کنترلر حافظه به زیر سیستم می روند به تمام تراشه های حافظه روی همه ماژول ها متصل می شوند که باعث بار منطقی قابل توجهی (بسته به تعداد کل تراشه ها) برای کنترلر می شود که باید آدرس انتهایی صحیح را به آن ارسال کند. تمام تراشه های موجود در ماژول (به او). بنابراین توصیه می شود قبل از سیگنال CS#، 12 ساعت پیش آدرس و سایر اطلاعات خاص را مشاهده کنید. در نتیجه، آدرس و سایر سیگنال‌های فرمان خاص را می‌توان با 0- (سریع، شامل هیچ حالت انتظاری قبل از صدور سیگنال CS# نمی‌شود)، 1- (عادی، یک چرخه جلوتر از دستور انتخاب تراشه) یا 2- (آهسته، جلوتر از دستور انتخاب) تراشه در 2T) پیشروی ساعت سیگنال انتخاب تراشه.

بنابراین، اگر ماژول حافظه، به عنوان مثال، فقط 4 یا 8 تراشه داشته باشد، در این مورد مقدار Fast توصیه می شود. اگر ماژول حافظه دارای 16 یا 18 دستگاه باشد، پیشروی تک چرخه برای آن مناسب است. اگر بیش از 18 تراشه حافظه (Registered DIMM) 2T. در پیکربندی های پیچیده زیرسیستم با استفاده از چندین ماژول با سازماندهی منطقی و فیزیکی متفاوت، تحلیل عملی عمیق تری مورد نیاز است.

SDRAM بانک interleaving

مکانیسم درهم آمیختگی بانک های منطقی تراشه حافظه (نباید با حالت درهم آمیختگی بانک های فیزیکی که خطوط فیزیکی را به بخش هایی تقسیم می کنند با منطق کنترلی خاص خود برای هر یک اشتباه گرفت، که اجرای آن مستلزم وجود منطق تطبیقی ​​سخت افزاری پیچیده است. و سیم کشی ویژه ردپای سیگنال زیرسیستم حافظه) امکان "سوئیچینگ" چرخه های تازه سازی و دسترسی (pipelining) را می دهد: در حالی که یک بانک منطقی از چرخه به روز رسانی محتوا عبور می کند، دیگری در حالت فعال است و چرخه دسترسی را انجام می دهد. این کار عملکرد زیرسیستم حافظه را بهبود می بخشد (عملکرد واقعی به اوج نظری نزدیک می شود) نسبت به مکانیسم بهینه نشده (پیش واکشی) و زمان به روز رسانی محتویات هر بانک را پنهان می کند.

بنابراین، تراشه های حافظه DOZU با ظرفیت آرایه 16 مگابیت یا کمتر از یک ماتریس تک بلوکی (یک بانک منطقی) استفاده می کنند. برخی از تراشه‌های 16 مگابیت و همه تراشه‌های 32 مگابیت در حال حاضر دارای معماری داخلی دو بانکی هستند. دستگاه هایی با ظرفیت هسته 64 مگابیت و بالاتر در یک ساختار منطقی چهار بانکی سازماندهی شده اند که توسط بزرگراه های داخلی و ردیابی ورودی/خروجی از هم جدا شده اند.

تقسیم آرایه منطقی هسته به چهار قسمت امکان استفاده از رابط انتخاب قالب را برای کنترل همه بانک های منطقی به طور همزمان فراهم می کند و امکان نگه داشتن یک صفحه باز در هر بانک را به طور همزمان (البته در صورت استفاده از ساختار ساخت و ساز مستقل) ممکن می سازد. این امکان دسترسی را بدون نیاز به تغییر آدرس واقعی مکان آدرس‌های ردیف و ستون داده‌های مورد نیاز بین تمام بانک‌های منطقی در یک تراشه به اشتراک گذاشته می‌شود. در نتیجه، کنترل کننده می تواند درخواست ها را از یک بانک داخلی به بانک دیگر هدایت کند و عملیات لازم را انجام دهد. داده‌های میان‌لایه‌شده به‌عنوان دسترسی میان‌لایه‌ای شناخته می‌شوند، که این مزیت را دارد که وقتی یک بانک منطقی بسته می‌شود، داده‌ها به جریان/از دیگری ادامه می‌دهند و یک جریان پیوسته ایجاد می‌کنند. بنابراین، در صورت از دست دادن صفحه، مرحله بارگذاری مجدد ردیف یک عملیات شفاف برای سیستم است. با این حال، باز کردن همزمان تمام بانک های منطقی به طور همزمان (اشاره به یک صفحه خاص در هر یک) غیرممکن است، زیرا دستورات فعال سازی در این مورد می تواند با حداقل تاخیر یک چرخه داده شود.

به عبارت دیگر، ایده اصلی دسترسی میانبر، دسترسی از یک بانک به بانک دیگر است در حالی که صفحات مربوطه در هر بانک باز است و این نیاز به درجه بالایی از تمرکز داده در RAM سیستم دارد. به طور معمول، دستور wakeup می تواند یک بانک را در یک زمان معین باز کند (پیش واکشی) و سپس داده ها را پس از تاخیر t RCD +CL بخواند. با این حال، تقریباً بلافاصله پس از ارسال یک فرمان فعال‌سازی به یک بانک، کنترل‌کننده حافظه می‌تواند یک فرمان فعال‌سازی را در همان چرخه به بانک دیگر ارسال کند، بنابراین بانک بعدی باز می‌شود. اگر کنترل‌کننده دقیقاً بداند چه داده‌هایی باید به بانک دیگری منتقل شود، می‌تواند دستور خواندن را بدون سطل زباله (Trashing، حالت انتقال داده فشرده زمانی که حافظه سیستم کم است) از بسته داده بانک اول ارسال کند. در این حالت، امکان جابجایی از یک بانک به بانک دیگر با تاخیر تنها یک چرخه (تأخیر بانک به بانک، تاخیر انتقال بانک به بانک) بین انفجارهای چهار کلمه ای (BL=4) وجود دارد. علاوه بر این، مراحل انباشت شارژ و بسته شدن بانک ممکن است در «پس‌زمینه» در طول بازخوانی داده‌های بانک‌های درهم‌پیچیده انجام شود.

سه حالت interleave شناخته شده است: عادی (No Interleave)، interleave دو بانکی (2-Way Interleave، داده ها بین دو بانک منطقی جابجا می شوند) و interleave چهار بانکی (4-Way Interleave، داده ها بین چهار بانک منطقی جابجا می شوند). حالت منطقی درهم‌بندی بانک تنها در صورتی کار می‌کند که آدرس‌های درخواستی متوالی در بانک‌های مختلف باشد، در غیر این صورت، تراکنش‌های داده طبق طرح معمول No Interleave انجام می‌شود. در این صورت، سیستم باید در طول گذر از تماس و چرخه بازسازی، بیکار شود و پس از آن درخواست مجدداً تکرار می شود. با این حال، پشتیبانی از یک حالت خاص نیز باید در سطح یک برنامه خاص اجرا شود. به طور کلی، هر برنامه ای که به شدت به حافظه نهان پردازنده (اندازه، نوع و سلسله مراتب) بستگی دارد، به دلیل ساده محدودیت اندازه صفحه، قادر به استفاده بهینه از حالت های interleaving نیست و ممکن است داده های کش از بین برود. در نتیجه، تداخل بانک می تواند تأثیر منفی بر عملکرد داشته باشد زیرا بانک باز اشتباه باید قبل از چرخه دسترسی به داده بعدی بسته شود.

زمان بندی بانک X/Y DRAM

پارامتری که شامل مجموع t RCD + t RP + Bank Interleaving است و به طرح‌هایی تقسیم می‌شود: تنظیمات SDRAM 810 ns، Normal، Medium، Fast و Turbo بهینه‌سازی شده برای عملکرد همان نام، که سازنده مادربرد در BIOS تجویز می‌کند. خود ( طرحی شبیه به "پیکربندی خودکار" و "پیکربندی SDRAM" که قبلا توضیح داده شد). بنابراین، مقادیر تنظیمات BIOS مربوطه، که رجیسترهای کنترل کنترل کننده حافظه را روی یک وضعیت خاص تنظیم می کند، معمولاً به این صورت است:

زمان بندی برخی تنظیمات بهینه برای زیر سیستم حافظه SDRAM

توجه به این نکته مهم است که هیچ تفاوتی بین تنظیمات SDRAM 810، Medium و Fast وجود ندارد، زیرا همه آنها مقادیر اولیه زمان بندی یکسانی دارند. تنها استثنا Turbo است که t RCD را به 2T کاهش می دهد (تعداد چرخه های اتوبوس) که می تواند باعث عملکرد ناپایدار ماژول های مبتنی بر تراشه های EMS HSDRAM 150MHz شود. مهمتر از آن، 4-Way Bank Interleaving زمان فعال RAS# را به 5 چرخه ساعت کاهش می دهد، و زمان کل چرخه بانکی را 8T می دهد. از نظر کارایی، Normal هیچ تفاوتی با SDRAM 810، Medium و Fast ندارد، اما نتایج جالبی را نشان می دهد: با تنظیم t RCD روی 2T با فعال کردن چهار بانک interleaving، می توانید یک سیستم ناپایدار دریافت کنید.

نرخ فرمان DRAM

پارامتری که تأخیر رسیدن دستورها به حافظه را تعیین می کند (نرخ CMD). در واقع، این مفهوم مترادف با تاخیر در رمزگشایی اطلاعات فرمان و آدرس کنترلر است. پشت این گزینه انتخاب بانک فیزیکی مورد نیاز از کل فضای آدرس پذیر حافظه سیستم نصب شده است. بانک فیزیکی (خط فیزیکی) رابطی است که با عرض گذرگاه داده دستگاه کنترل (کنترل کننده حافظه) تعیین می شود. تراشه های RAM سنکرون سنتی (SDRAM) به موازات رابط داده کنترلر متصل می شوند و با هم ردیف هایی را تشکیل می دهند که تعداد آنها به ویژه ظرفیت بارگذاری زیرسیستم حافظه را مشخص می کند. فقط یک بانک فیزیکی در هر زمان قابل دسترسی است و انتخاب بانک ضروری با رمزگشایی آدرس تعیین می شود. اگر سیستم به یک ماژول حافظه تک خطی مجهز باشد (پیکربندی یک خط فیزیکی که در آن عرض کل گذرگاه داده همه تراشه های حافظه در ماژول برابر با عرض رابط داده کنترل کننده حافظه باشد)، هیچ گزینه ای وجود ندارد. به جز تنها مورد اگر سیستم مبتنی بر ماژول های دو خطی است، دستگاه کنترل باید به طور هوشمند (با استفاده از دستور CS#، انتخاب تراشه) بانک صحیح حاوی اطلاعات مورد نیاز را انتخاب کند. به عنوان مثال، دو ماژول با یک سازمان فیزیکی دو خطی (حداکثر بار بانک فیزیکی کامل، که در آن پهنای گذرگاه داده کل تراشه های حافظه در ماژول دو برابر عرض رابط داده کنترل کننده حافظه است) چهار گزینه ممکن را ارائه می دهد. که یکی از آنها صحیح خواهد بود.

رمزگشایی فضای آدرس نسبتاً طولانی طول می کشد (متناسب با مقدار کل حافظه نصب شده و سازماندهی زیرسیستم) ، بنابراین کنترل کننده های حافظه رابط DDR با منطق های اساسی مختلف (به عنوان مثال VIA Apollo Pro266 و KT266) معمولاً دارای دو هستند. تاخیرهای مختلف فرمان قابل برنامه ریزی برای تطبیق حالت عملکرد با انواع مختلف حافظه استفاده شده و پیکربندی 1T یا 2T. در حالت عملکرد استاندارد، تأخیر 2 سیکل است، به این معنی که پس از پردازش فرمان انتخاب چیپ (CS#)، فرمان در ریزمدار لبه دوم بارق قفل می شود. پس از آن، دستورات فعال سازی بانک، خواندن و شارژ مجدد در بازه زمانی ثابتی که به آنها اختصاص داده شده پردازش می شود. تأخیر اضافی مورد بحث فقط برای دسترسی اولیه اعمال می‌شود که به آن دسترسی تصادفی نیز گفته می‌شود، با توجه به اینکه تمام دستورات فرعی با توجه به تأخیرهای تنظیم‌شده در BIOS در صف قرار می‌گیرند. بنابراین تأخیر در رسیدن فرمان فقط برای دسترسی های تصادفی تأثیر دارد.

همانطور که در بالا ذکر شد، با دسترسی تصادفی، فرمان فعال سازی بانک در لبه دوم سیگنال ساعت قفل می شود. بافرهایی که آدرس ها دوباره تخصیص داده می شوند. همچنین از ثبات ها برای ترجمه دستورات و انتقال بعدی آنها به تراشه حافظه با 1 سیکل تاخیر استفاده می شود. در این مورد، نرخ CMD یک عامل حیاتی است. به عنوان مثال، در یک سیستم فرعی با چهار DIMM ثبت شده دو خطی، کنترل کننده حافظه تنها چهار تراشه ثبت نام را مدیریت می کند، و نه به طور خاص هر تراشه حافظه را به طور جداگانه، که به طور مثبت بر بار کلی ایجاد شده توسط ماژول ها در زیر سیستم حافظه تأثیر می گذارد. ناراحتی در این واقعیت نهفته است که خود رجیسترها، همانطور که باید در سیستم های همزمان، با سیگنال اصلی کار می کنند، در حالی که اطلاعات آدرس فرمان با تاخیر 1T پخش می شود، که قبلاً در لبه بعدی ساعت ارسال می شود. علامت. بنابراین، کنترل‌کننده‌هایی که برای عملکرد CMD Rate در 2T بهینه‌سازی شده‌اند، هنگام استفاده از ماژول‌های حافظه حاوی تراشه‌های ثبت در سیستم، انتظار دارند داده‌ها یک چرخه زودتر از DIMM‌های ثبت‌شده در خروجی ظاهر شوند، بنابراین خطاهایی رخ می‌دهد. بنابراین، سیستم‌هایی که به طور معمول طراحی می‌شوند باید دارای یک کنترل‌کننده حافظه باشند که تأخیر 2T که قبلاً ذکر شد، از جمله این چرخه انتظار اضافی را در نظر می‌گیرد.

برای ماژول‌های حافظه بافر نشده (DIMM بدون بافر)، کنترل‌کننده یک چرخه تاخیر اضافی را حذف می‌کند، که کل آن را به 1 چرخه کاهش می‌دهد، که نشان می‌دهد دستورالعمل در لبه ساعت بعدی قفل شده است و با هر دسترسی تصادفی بعدی به حافظه، یک چرخه ذخیره می‌کند. . به نوبه خود، این کار بر حسب میزان اشغال گذرگاه حافظه و تعداد دسترسی های تصادفی انجام شده، توان عملیاتی واقعی را افزایش می دهد.

توانایی پردازش دستورات با تاخیر 1T به عواملی مانند فرکانس ساعت گذرگاه حافظه، تعداد تراشه‌های روی ماژول حافظه بستگی دارد (هر چه تعداد تراشه‌ها بیشتر باشد، کنترلر به زمان بیشتری برای انتخاب مناسب نیاز دارد) ، کیفیت ماژول استفاده شده، تعداد کل ماژول های حافظه استفاده شده در سیستم (مستقیم با تعداد تراشه های یک ماژول مرتبط است) و دور بودن ماژول از کنترلر (طول رد سیگنال از پین های کنترلر) به پین ​​های تراشه حافظه، با در نظر گرفتن تعداد انتقال).

پس از نگاهی دقیق تر، مشخص می شود که پارامتر CMD Rate یک عامل نسبتاً مهم در سیستم هایی با معماری حافظه یکپارچه است (در ادامه در مورد آن توضیح داده شده)، که شامل یک کنترل کننده گرافیکی یکپارچه بدون حافظه پنهان نمایشگر اضافی است. از آنجایی که پهنای باند زیرسیستم حافظه توسط همه زیرسیستم ها، از جمله ویدئو، مشترک است، بدیهی است که با افزایش وضوح و عمق رنگ، بار روی رم سیستم واحد در این حالت به صورت خطی افزایش نمی یابد.

سیاست بستن بانک های SDRAM

کنترل عملیات بستن بانک های منطقی تراشه RAM همزمان به طور خاص به این دلیل معرفی شد که دستگاه هایی با یک سازمان منطقی خاص در سیستم های مبتنی بر برخی از مجموعه های اساسی کاملاً درست کار نمی کنند. به عنوان مثال، کنترلر حافظه، که بخشی از هاب FW82815 مجموعه منطقی پایه i82815 است، به شما امکان می دهد تا حداکثر چهار صفحه را به طور همزمان در بانک های منطقی جداگانه باز نگه دارید (برای یک تراشه حافظه با سازمان منطقی چهار بانکی ، این به معنای یک صفحه برای هر بانک است) به طور کلی، این مکانیسم معادل Bank Interleaving است. بنابراین، اگر ضربه صفحه رخ دهد، منطق سعی می کند یک سیاست جایگزین را انتخاب کند (به عبارت دیگر، تصمیم خاصی بگیرید): مرحله بسته شدن بانک و تمام صفحات باز را اجرا کنید، یا فقط صفحه را ببندید (بستن صفحه) در که اشتباه رخ داده است. اگر تصمیمی برای بستن یک صفحه گرفته شود، ممکن است صفحات دیگر باز باقی بمانند و در نتیجه دسترسی بانک به بانک تنها با 1 ساعت تأخیر اضافی انجام شود. اگر داده‌های درخواستی در صفحه باز یافت شوند، می‌توان فوراً به آن‌ها دسترسی داشت (بی‌وقفه). با این حال، این تنظیم پارامتر با خطر خاصی همراه است، زیرا در صورت از دست دادن صفحه (Page Miss)، خط مربوطه برای چرخه بارگذاری مجدد بسته می شود و پس از اتمام چرخه تاخیر مجموعه کامل باز می شود. اگر خط مشی Close All Banks اعمال شود، دسترسی های بعدی غیرفعال (بی فایده) در نظر گرفته می شود، زیرا تا زمانی که دستور شروع چرخه بعدی نرسد، بانک ها نمی توانند بسته شوند. به علاوه، پس از بستن بانک، لازم است آن را دوباره فعال کنید، که به تعداد مشخصی چرخه اضافی نیاز دارد.

SDRAM Speculative Read

پارامتری که به (فعال کردن) یا ممنوع کردن (غیرفعال) خواندن پیشخوان در زیرسیستم حافظه مبتنی بر SDRAM اجازه می دهد. این بدان معنی است که روشن کردن آن به سیگنال فعال کردن نوشتن (WE#) اجازه می دهد کمی زودتر از رمزگشایی آدرس (به طور منحصر به فرد تعیین شود) صادر شود. این حالت شبیه به "Speculative Leadoff" است و تاخیرهای زمانی کلی برای عملیات خواندن را کاهش می دهد. به عبارت دیگر، مقدار دهی اولیه (تنظیم) سیگنال فعال کردن نوشتن تقریباً همزمان با تولید آدرسی که داده های لازم در آن قرار دارد، رخ می دهد. بنابراین، اگر پارامتر مورد نظر فعال باشد، کنترلر قبل از تکمیل رمزگشایی آدرس سلول خوانده شده قبلی، یک سیگنال WE# صادر می‌کند و عملکرد کلی سیستم را اندکی بهبود می‌بخشد.

دور بنویسید

گذرگاه داده یک رابط دو جهته است، اما در یک زمان معین اطلاعات فقط می توانند در یک جهت حرکت کنند. این بدان معنی است که یک دستور نوشتن می تواند با یک دستور خواندن قطع شود. به طور متوسط، عملیات نوشتن تنها بخش کوچکی از کل ترافیک (حدود 5-10٪) را اشغال می کند، با این حال، حتی یک بیت نوشته نظری می تواند باعث تاخیر نسبتاً قابل توجهی در عملیات خواندن در آن لحظه شود. برای دور زدن این مشکل، کنترل‌کننده حافظه حاوی یک بافر ذخیره‌سازی ویژه RAW (Read Around Write) است، که در آن، زمانی که فعال می‌شود (فعال می‌شود)، داده‌ها برای نوشتن جمع‌آوری می‌شوند، و زمانی که گذرگاه آزاد است، اطلاعات از بافر به آرایه RAM بدون وقفه در عملیات جاری. علاوه بر این، بافر RAW را می توان به عنوان یک مینی کش اضافی که پردازنده می تواند برای بازیابی اطلاعات به طور مستقیم بدون دسترسی به رم سیستم استفاده کند. بافر ذخیره سازی نیز در سیستم های SMP بسیار مهم است، زیرا می توان از آن برای ساده سازی مکانیسم ردیابی (تضمین انسجام) و توزیع داده ها بین عوامل (پردازنده ها) بدون نیاز به دسترسی به حافظه اصلی استفاده کرد.

SDRAM PH Limit

محدود کردن تعداد بازدیدها در صفحه بانک منطقی تراشه SDRAM. تأثیر مراحل بازسازی بر عملکرد با اندازه تراشه حافظه (یا با اندازه ماژول حافظه) افزایش می یابد. همانطور که قبلاً ذکر شد، بازسازی به دلیل ماهیت دینامیکی هسته DOZU ضروری است، زیرا خازن پس از یک دوره زمانی کاملاً تعریف شده شارژ (داده‌های خوانده شده) را از دست می‌دهد. از لحظه ای که صفحه باز می شود، تقویت کننده سطح فقط می تواند داده ها را برای مدت محدودی نگه دارد. برای تضمین یکپارچگی داده ها، از آنجایی که پس از یک بازه زمانی مشخص به رشته بازگردانده می شوند، لازم است محدودیتی در زمان فعال بودن صفحه در نظر گرفته شود. بنابراین، در BIOS برخی از چیپست ها (مثلا AMD-750) معمولاً یک آیتم منوی مربوطه وجود دارد تا بتوان بین 8 تا 64 بازدید در هر صفحه را انتخاب کرد تا زمانی که خط بسته شود. بسته به تعداد ماژول های سیستم و سازماندهی آنها (اندازه ماژول مورد استفاده و سازماندهی منطقی ریز مدارها در این ماژول)، می توان به طور تجربی مقدار بهینه را برای تعداد بازدید در هر صفحه انتخاب کرد. از آنجایی که، در حالت عادی، شانس بسیار محدودی وجود دارد که دستور خواندن بعدی به همان صفحه قبلی برسد، پس از هر ضربه متوالی، احتمال خطای صفحه به طور تصاعدی افزایش می‌یابد. اگر سطر باز بماند، باید قبل از رسیدن سیگنال RAS# بسته شود (قبل از صدور دستور انتخاب ردیف بعدی)، که بهترین گزینه پس از تعداد بازدیدهای دقیق صفحه (بستن اجباری صفحه) است. علاوه بر این، این شرایط تعداد معینی از چرخه های تاخیر مورد نیاز برای انجام شارژ مجدد را از تعداد کل تاخیرهایی که ممکن است در حین اشتباه رخ دهد حذف می کند. بنابراین، برای به دست آوردن بهترین عملکرد در برنامه های پرمصرف منابع، توصیه می شود این پارامتر را روی حداکثر مقدار 16 تنظیم کنید.

گاهی اوقات می توان نوعی پارامتر مشابه را با نام PLT (Page Life-Time, Enhance Page Mode Time) پیدا کرد. بنابراین، یک تفاوت نسبتاً اساسی بین این رویکردها وجود دارد: بر خلاف PH Limit، که تعداد بازدیدهای متوالی را به صفحه محدود می‌کند و به زور آن را می‌بندد، PLT یک شمارنده آمار "ضربه" (Hit) ندارد، بلکه بر اساس یک عدد است. مکانیزم برای تعیین لحظه بسته شدن ردیف. با این حال، تایمر تنها زمانی فعال می‌شود که رابط پس از یک روش خواندن/نوشتن کامل، تنظیم مجدد شمارنده، بیدار شود. در نتیجه، طول دنباله دستور خواندن/نوشتن تعیین می‌کند که چه مدت صفحه فعال می‌ماند تا زمانی که خطا رخ دهد.

SDRAM Idle Cycle Limit

رابط برخی از BIOS ها توانایی انتخاب محدودیتی در تعداد چرخه های بیکار تراشه SDRAM (گاهی اوقات به عنوان SDRAM Idle Timer شناخته می شود) را فراهم می کند که با نسبت مدت زمان چرخه فعالیت بانک به بیکار بودن آن تعیین می شود. زمان (بیکار). به عبارت دیگر، این بازه زمانی است که در طی آن صفحه می تواند باز بماند حتی اگر دستور فعال سازی فعلی به آن خطاب نباشد. این پارامتر مستقیماً با حد PH مرتبط است و معمولاً بین 0 تا 64 چرخه است و به دنبال آن یک چرخه پیوسته (Infinity) قرار می گیرد که در آن، از نظر تئوری، خط می تواند به طور دائم باز بماند. این بدان معناست که نه تنها تعداد بازدیدهای متوالی ممکن را در همان صفحه تنظیم کنید، بلکه همچنین به این معنی است که کنترلر را برای بستن یک صفحه خاص در صورتی که در بازه زمانی مشخصی برای آن درخواست خواندن برنامه ریزی نشده باشد، برنامه ریزی کنید. بدیهی است که نکته کلیدی در این مکانیسم سرعت اجرای کریستال DOZU فرمان بازسازی (Precharge, PRE) است که هر چه سریعتر اجرا شود، اگر در این لحظه کنترلر دستور خواندن/نوشتن را دریافت کند، داده ها زودتر دریافت می شود. خط حافظه تحت یک چرخه شارژ قرار می گیرد.

به طور کلی، انتخاب مدت چرخه بیکار تا حد زیادی به انواع وظایف انجام شده بستگی دارد. در برنامه‌های کاربردی «سنگین» خاص سرور گرا، که عمدتاً دسترسی‌های تصادفی غالب است، استفاده از خط‌مشی بستن صفحه (هر چه یک ردیف سریع‌تر بسته شود، سریع‌تر می‌توان به ردیف دیگر دسترسی پیدا کرد) سود زیادی دارد، که نشان‌دهنده نیاز به استفاده از شمارنده چرخه بیکار با کمترین مقدار ممکن. در کارهای رشته ای، زمانی که یک صفحه دائماً باز کارایی را افزایش می دهد، توصیه می شود که مقدار چرخه های بیکار را افزایش دهید. با این حال، بیش از حد گمراه نشوید، به یاد داشته باشید که ارزش شمارنده ممکن است بیشتر از توانایی رابط بازسازی یک ریزمدار خاص باشد.

قدرت درایو DRAM

پارامتری (همچنین به عنوان قدرت درایو بافر نیز شناخته می‌شود) که توزیع بار فعلی را روی بافرهای خروجی خطوط سیگنال (بار قابل برنامه‌ریزی) با تغییر وضعیت رجیستر کنترل مربوطه، که حاوی فیلدهای بیتی با مقادیر کاملاً تعریف شده است، کنترل می‌کند. توسط BIOS کنترل می شود. هدف نهایی افزایش سرعت یا پایداری زیر سیستم حافظه و کنترل بار روی گذرگاه در صورت عملکرد ناپایدار با تعداد زیاد ماژول های نصب شده با حداکثر بار روی خط فیزیکی است.

SDRAM DIMM های بافر نشده دارای فرکانس کاری محدودی هستند که پایداری را حفظ می کند. با این حال، با افزایش تعداد تراشه ها در ماژول، بار خازنی روی گذرگاه حافظه افزایش می یابد. این شرایط به جریان بیشتری برای حفظ یک سطح سیگنال خاص نیاز دارد، زیرا یک خط سیگنال معمولی (به‌طور ساده) به‌عنوان یک مدار RC نشان داده می‌شود، که در آن، در یک مقدار ثابت مقاومت، ظرفیت خازن یک عامل محدودکننده است. بنابراین، معلوم می‌شود که عملکرد و پایداری بهتری را می‌توان با ماژول‌های حافظه نصب‌شده کمتر به‌عبارت دیگر، بار خازنی کمتر در اتوبوس به دست آورد. از سوی دیگر، این به معنای استفاده از ماژول‌هایی با تراشه‌های حافظه با ظرفیت اطلاعات بالا و سازماندهی منطقی (برای کاهش بار روی خط سیگنال) است که توسط همه منطق‌های پایه پشتیبانی نمی‌شود، اکثر چیپست‌ها دارای محدودیت 16 تراشه در هر پر هستند. خط فیزیکی (دو بانک فیزیکی). به عنوان مثال، ماژول‌های حافظه با استفاده از تراشه‌های ثبت (رجیستر) و تراشه‌های حلقه قفل‌شده فاز (PLL, PLL) DIMM ثبت‌شده از موقعیت موضوع مورد بررسی، امکان استفاده از حداکثر 36 تراشه حافظه در هر خط کامل را فراهم می‌کنند، در حالی که به طور قابل‌توجهی بار روی خط را کاهش می‌دهند. زیرسیستم های رابط فرمان-آدرس

اگر این پارامتر از دیدگاه اصطلاحات فیزیکی در نظر گرفته شود، همه چیز بر اساس بار خازنی، جبهه پالس و تطابق امپدانس (Zo) است. در نتیجه دگرگونی های کوچک، وابستگی امپدانس را در یک فرکانس معین به ظرفیت بار بدست می آوریم: Z o =U/I=1/(C*f). از آنجایی که امپدانس به ولتاژ و جریان سیگنال در مدار بستگی دارد، Z o را می توان با این تنظیمات BIOS با تغییر مقادیر U و I تنظیم کرد و بار خازنی روی خط سیگنال باس را بهینه کرد. اگر همزمان ولتاژ و جریان را افزایش دهید و در عین حال مقدار مقاومت ثابتی داشته باشید، مطمئناً توان تلف شده در مدار نیز افزایش می یابد. از طرف دیگر، اگر سطح ولتاژ را ثابت نگه دارید، جریان در مدار را افزایش دهید، می توانید امپدانس را افزایش دهید. هدف اصلی تطبیق مقاومت داخلی منبع با مقاومت خود خط سیگنال و مقاومت بار (تطبیق مقاومت) است. این به شما امکان می دهد بازتاب سیگنال و انحراف (شکل و مدت زمان جلو را ایده آل کنید) بین سطوح فعال به روشی متفاوت کاهش دهید و یکپارچگی سیگنال را بهبود بخشید. با کاهش سطح سیگنال (استاندارد برای SDRAM 3.3 ولت است)، حاشیه نویز (حاشیه نویز) برای سطوح منطقی بالا و پایین کاهش می یابد. با این حال، مهم ترین عامل کنترل امپدانس (امپدانس، Z o) جریان است. با تغییر مقدار جریان در یک سطح ولتاژ سیگنال ثابت، می توانید امپدانس را کنترل کنید و بنابراین بار روی یک خط سیگنال خاص را کنترل کنید.

کنترل بار فعلی اولین بار در مجموعه های منطقی سری تریتون اینتل i82430HX و i82430TX دیده می شود. رجیستر کنترلی DRAMEC (DRAM Extended Control Register)، موجود در پل شمالی این مجموعه ها، مسئول سطح سیگنال در خطوط آدرس (MAD Memory Address Drive Strength) است. به عبارت دیگر، این رجیستر 2 بیتی DDECR بار فعلی را در بافرهای خروجی خط آدرس MAA/MAB و MA/MWE# به 8/12 میلی آمپر برای پل FW82439HX (مجموعه پایه i82430HX) و 10/16 میلی آمپر برای FW82439TX (i823) برنامه ریزی می کند. منطق). در برخی از مجموعه های اولیه از VIA (به عنوان مثال، KT133) آنها یک ثبات 8 بیتی توسعه یافته شخصی را معرفی کردند که به شما امکان می دهد بافرهای خروجی را نه تنها برای خطوط آدرس، بلکه برای سایرین نیز بر اساس مقادیر 12/24 میلی آمپر برنامه ریزی کنید. با تغییر مقادیر فعلی برای خطوط داده (Memory Data Drive)، دستورات (SDRAM Command Drive)، آدرس ها (Memory Address Drive) و strobes (CAS # Drive و RAS # Drive)، می توانید سرعت یا پایداری را افزایش دهید. زیر سیستم حافظه

یک نوع مورد خاص از پارامتر مورد بررسی، محدودیت بار فیزیکی در هر خط از نظر فرکانس است. به عنوان مثال، سری i82815xx با مجموعه های اصلی VIA به دلیل عدم امکان عملکرد زیرسیستم حافظه در حالت ناهمزمان پیشرفته در مقایسه با باس اصلی متفاوت است (تنها استثنا مورد 66/100 مگاهرتز از طریق زیرسیستم باس/حافظه اصلی است. رابط، به ترتیب). برای جلوگیری از خرابی‌های سخت‌افزاری احتمالی حافظه در گذرگاه فرکانس بالا و افزایش بار روی خط فیزیکی، توسعه‌دهنده سنسورهای خطی را در کنترلر (Bank Sensor) معرفی کرد که کل بار فیزیکی را تعیین می‌کنند. مکانیسم بازخورد مشخصه فرکانس بار زیر سیستم حافظه را کنترل می کند: در فرکانس باس اصلی (FSB) 133 مگاهرتز و بار روی زیرسیستم حافظه تا چهار خط فیزیکی شامل، تعادل فرکانس حفظ می شود. اگر بار کل بیش از چهار خط فیزیکی باشد، سیستم فرعی حافظه به طور خودکار به حالت عملیاتی 100 مگاهرتز تغییر می کند.

بایوس سیستم قابل کش است

پارامتری که امکان (فعال کردن) یا غیرفعال کردن (غیرفعال) کش کردن بایوس را فراهم می کند. پس از بوت شدن سیستم، دیگر نیازی به دسترسی به رام نیست، زیرا تمام تنظیمات و پارامترهای سیستم در رم بارگذاری می شوند، بنابراین کش کردن این داده ها عملی نیست. با این حال، فعال کردن این گزینه منجر به امکان کش (دسترسی بسیار سریع به داده های لازم) مناطق حافظه در آدرس های بایوس سیستم در RAM می شود. از آنجایی که حافظه استفاده شده توسط BIOS بسیار کند است، می توان تنظیمات بایوس را در یک منطقه تعیین شده (F0000hFFFFFh) از حافظه سیستم کپی کرد، اما این تنها در صورتی اعمال می شود که BIOS سیستم Shadowed باشد. اما اگر برنامه‌ای بخواهد روی داده‌های آدرس بنویسد، می‌تواند منجر به خطای سیستم جهانی شود.

بایوس ویدیویی قابل کش است

پارامتری که کش کردن بایوس کارت گرافیک را کنترل می‌کند، اما فقط در صورتی کار می‌کند که بایوس ویدیو خاکستری باشد (سایه بایوس ویدیو در موقعیت فعال کردن). فعال کردن این گزینه منجر به امکان کش کردن ناحیه حافظه در آدرس‌های بایوس آداپتور ویدئویی C0000hC7FFFh در RAM می‌شود، شبیه به "System BIOS Cacheable"، فقط این بار تنظیمات زیر سیستم ویدئو کپی می‌شود. اگر هر برنامه ای بخواهد به این آدرس ها بنویسد، سیستم یک پیغام خطا صادر می کند. در این مورد، توصیه هایی برای تنظیم پارامتر مورد نظر مشابه پاراگراف قبل است.

حافظه رم ویدئو قابل کش است

مانند دو تنظیمات قبلی، گزینه Enable به شما این امکان را می دهد که محتویات حافظه ویدیویی را در حافظه رم سیستم (A0000hAFFFFh) کش کنید، در حالی که سرعت دسترسی به حافظه ویدیویی را افزایش داده و عملکرد سیستم را اندکی بهبود می بخشد.

زمان بازیابی ورودی/خروجی 8 بیتی

یک آیتم تنظیمی که زمان بازیابی پس از عملیات خواندن/نوشتن را برای دستگاه‌های رابط 8 بیتی ISA که به اصطلاح مکانیسم بازیابی اتوبوس ورودی/خروجی نامیده می‌شود، مشخص می‌کند. این پارامتر در چرخه های اتوبوس اندازه گیری می شود و تعیین می کند که سیستم چه تاخیری را پس از صدور درخواست خواندن/نوشتن برای دستگاه ورودی/خروجی تنظیم می کند. این تاخیر ضروری است زیرا چرخه خواندن/نوشتن برای دستگاه های رابط ISA به طور قابل توجهی طولانی تر از دستگاه های جانبی PCI است. مقدار پیشنهادی پیش‌فرض برای این تنظیم 1 است و تنها در صورتی باید افزایش یابد که دستگاه ISA به اندازه کافی کند روی رایانه نصب شده باشد. می تواند مقادیر از 1 تا 8 ساعت و NA (3.5 ساعت به طور پیش فرض) را بگیرد.

زمان بازیابی ورودی/خروجی 16 بیتی

پارامتری که زمان بازیابی پس از عملیات خواندن/نوشتن را برای دستگاه‌های واسط ISA 16 بیتی مشخص می‌کند. بر اساس قیاس با پارامتر قبلی، مقدار تنظیم توصیه شده 1 است. می تواند مقادیری از 1 تا 4 چرخه و NA (به طور پیش فرض 3.5 چرخه) بگیرد.

سوراخ حافظه در 15M-16M

"حفره" در شکاف بین 15 و 16 مگابایت RAM سیستم (در برخی تنظیمات، 1415 وجود دارد). مجوز آن (فعال یا مشخص کردن مستقیم فضای مورد استفاده) به شما امکان می دهد با استفاده از رابط ISA Legacy به عنوان حافظه به دستگاه های I / O دسترسی داشته باشید و در نتیجه سرعت دسترسی به آنها را افزایش دهید، اما سیستم را از استفاده از منطقه RAM اختصاص داده شده منع می کند و رزرو می کند. آن را برای نیازهای پسوند کارت نصب شده است. بنابراین، اگر در اسناد کارت جانبی نصب شده در رایانه لازم باشد، این پارامتر باید فعال شود. خاموش کردن آن (غیرفعال یا هیچ) مانع از استفاده همه برنامه های معمولی از ناحیه حافظه مشخص شده می شود و به سیستم امکان دسترسی مستقیم به مقدار کامل رم سیستم نصب شده را می دهد.

اندازه حافظه مشترک VGA

برخلاف پارامتر قبلی، این تنظیم حافظه رزرو شده را برای نیازهای زیرسیستم ویدئویی که در خود چیپست ادغام شده است مشخص می کند. معماری حافظه یکپارچه (UMA Unified Memory Architecture) آنالوگ دیگری از SMBA استاندارد مشابه (معماری بافر حافظه مشترک) است. ایده اصلی UMA فراهم کردن دسترسی جداگانه به حافظه اصلی در سیستم است، در نتیجه نیاز به بافرهای گرافیکی اختصاصی را از بین می برد، جایی که منطق اصلی کنترل RAM سیستم را در زمانی که کنترل کننده گرافیک یکپارچه نیاز به دسترسی داشته باشد، رها می کند. همه اینها تأثیر نسبتاً منفی بر عملکرد کلی سیستم دارد، زیرا بافر فریم یکپارچه آن را "آهسته" می کند (گاهی اوقات افت می تواند تا 15٪ در مقایسه با نسخه غیر UMA برسد). از نظر تئوری، مکانیسم مورد بررسی امکان تغییر دینامیکی اندازه بافر فریم را بسته به نیازهای برنامه در حال اجرا فراهم می کند، اما عملاً فراتر از مقدار اختصاص داده شده در تنظیم BIOS غیرممکن است. بنابراین برای تعیین مقدار مورد نیاز با در نظر گرفتن وضوح صفحه نمایش، عمق رنگ و حداکثر دانه بندی ممکن (کوچکترین مرحله تغییر) حافظه (0.5 مگابایت)، جدول زیر مفید خواهد بود:

اندازه فریم بافر قابل تنظیم

با این حال، شایان ذکر است که تغییر در مقدار حافظه ذخیره شده برای بافر فریم می‌تواند گسستگی متفاوتی با یک گام از 0.5 مگابایت تا یک پیشرفت حسابی (2 N) و "سقف" خود را که توسط یک نسخه خاص بایوس تعیین می‌شود، داشته باشد. . بنابراین، ارقام جدول "مرجع" هستند و ممکن است حجم مورد نیاز را نتوان دقیقاً تعیین کرد، در نتیجه لازم است مقداری نزدیک (از یک جهت) از مقدار مورد نیاز تعیین شود. یکی

پشتیبانی از PCI 2.1

پارامتری که پشتیبانی از مشخصات گذرگاه PCI 2.1 را تعیین می کند، که عملکرد موازی آن، علاوه بر "انتشار غیرفعال" و "تراکنش تاخیری"، با دو مکانیسم دیگر مشخص می شود: تایمر چند تراکنش (MTT کنترل گذرگاه را به دست می گیرد و انتقال را انجام می دهد. بسته‌های داده کوتاه بدون نظارت مجدد گذرگاه، که افزایش عملکرد را در هنگام پردازش، به عنوان مثال، داده‌های ویدیویی ممکن می‌سازد) و ضبط اجرایی پیشرفته (عملکرد ضبط بهبود یافته EER، که از طریق استفاده از بافرهای با عمق بیشتر، ادغام به دست می‌آید. عملیات و رفرش سریعتر DRAM به طوری که چرخه های نوشتن تاثیر کمتری بر عملکرد سیستم دارند و چرخه های نوشتن ادغام شده چرخه های بایت، کلمه و دو کلمه را در یک عملیات نوشتن حافظه واحد ادغام می کنند. با این حال، این دو حالت به طور پیش فرض در مشخصات مورد بررسی فعال هستند و نیازی به کنترل ندارند. این ویرایش مشخصات 2.1 ویژگی های پشتیبانی شده نسخه 2.0 را گسترش می دهد: توانایی کار با دستگاه های PCI 64 بیتی پیاده سازی شده است، علاوه بر این، مکانیزم پل PCI به PCI معرفی شده است که امکان افزایش حداکثر تعداد PCI نصب شده را فراهم می کند. اکنون می‌توان بیش از 4 دستگاه جانبی رابط داشته باشد. با این حال، مهم‌ترین تفاوت این یک مکانیسم خاص PCI همزمان است: گذرگاه اکنون به یک تایمر چند تراکنش متکی است که کارایی را برای رشته‌های کوتاه اما قدرتمند بهینه می‌کند و این کار را آسان‌تر می‌کند. در زمان واقعی کار کنید و ارتباط از طریق رابط کارآمدتر است. تأخیرهای معرفی شده توسط استادان اتوبوس کاهش می یابد، که عملکرد همزمان کارآمد پردازنده و دستگاه های PCI / ISA را تسهیل می کند، زیرا اکنون هر شکاف PCI جداگانه کیفیت یک مدیر را دارد (عملکرد در حالت Bus Master).

همچنین دو مکانیسم منحصر به فرد وجود دارد که کارایی تبادل داده بین PCI و سایر زیرسیستم ها را بهبود می بخشد. به عنوان مثال، CPU-to-PCI Write Buffer این امکان را فراهم می کند تا پس از ارسال فرمان آمادگی برای دریافت داده، حداکثر چهار کلمه در صف واسط PCI بنویسد. معمولاً پردازنده فقط می‌تواند مستقیماً روی PCI بنویسد و منتظر می‌ماند تا دستگاه یک پاسخ آماده به تأیید را بدهد. به عبارت دیگر، استفاده از این بافر می تواند تعداد چرخه های بیکاری (Idle Cycles) را در حالت آماده به کار پردازنده به میزان قابل توجهی کاهش دهد.

حالت Prefetch PCI-to-DRAM برای جلوگیری از تکرار مراحل دسترسی به RAM سیستم برای واکشی و ارائه تکه های کوچکی که می توانند از قبل از یک آرایه داده منسجم واکشی شوند استفاده می شود. این بدان معنی است که داده ها قبل از نیاز به طور مداوم بافر می شوند و می توان با حداقل تاخیر به آنها دسترسی پیدا کرد.

اگر برد نصب شده با نسخه 2.1 مطابقت نداشته باشد و در حین کار خراب شود، پارامتر "PCI 2.1 Support" باید غیرفعال شود. اگر همه دستگاه‌های جانبی از رابط PCI 2.1 استفاده می‌کنند، توصیه می‌شود این تنظیم فعال شود.

انتشار غیرفعال

انتشار غیرفعال این حالت عملکرد نوعی "اسب" اتوبوس PCI است، زیرا نسخه 2.0 اجرای عملیات موازی آن است که امکان انتقال کارآمدتر داده بین پردازنده، رابط های PCI و ISA را برای افزایش سرعت فراهم می کند. با اجازه دادن به دسترسی های گذرگاهی از پردازنده و سایر دستگاه های کنترل PCI، سیستم می تواند به پردازش درخواست ها ادامه دهد، حتی زمانی که یک درخواست از یک دستگاه رابط ISA به طور کامل گذرگاه را در اختیار گرفته باشد. به عبارت دیگر، مکانیسم مورد بررسی، سازگاری چرخه‌های EISA/ISA و تماس‌های CPU-to-PCI (دستگاه پردازنده-PCI) را تعیین می‌کند، که امکان تعریف مجدد گذرگاه PCI را فراهم می‌کند و به پردازنده اجازه می‌دهد مستقیماً به آن دسترسی پیدا کند و کنترل را در دست بگیرد. . بنابراین، فعال کردن این حالت به اجزای جانبی متصل به گذرگاه‌های PCI و ISA اجازه می‌دهد تا از منابع سیستم کمتری استفاده کنند.

معامله با تاخیر

معامله با تاخیر (به تعویق افتاد). رابط ISA در 1/4 فرکانس ساعت گذرگاه PCI کار می کند و بنابراین تاخیر بسیار بالاتری دارد. اگر یک دستگاه PCI در لحظه ای که توسط یک دستگاه واسط ISA اشغال شده است سعی کند به گذرگاه سیستم دسترسی پیدا کند، در این حالت دستگاه PCI می تواند داده های ارسالی را به طور موقت در یک بافر خاص بنویسد، که بعداً داده ها از آن در بافر نوشته می شود. گذرگاه سیستم در فاز انتشار غیرفعال. در این حالت، دستگاه های کنترل رابط می توانند آزادانه از گذرگاه PCI استفاده کنند و انتقال داده ها به گذرگاه ISA می تواند بعداً تکمیل شود. این مکانیسم بسیار مرتبط است، زیرا، به عنوان مثال، چرخه چنین دسترسی به یک دستگاه رابط 8 بیتی ISA حدود 5060 چرخه گذرگاه PCI را می گیرد. بنابراین، یک تراکنش با تأخیر امکان استفاده کارآمدتر از گذرگاه‌های PCI و ISA را فراهم می‌کند، که باید به عملکرد نرم‌تر اجزای جانبی رابط ISA منجر شود و امکان دسترسی همزمان به دستگاه‌های روی گذرگاه‌های ISA و PCI را فراهم کند. فعال کردن این پارامتر سازگاری این رابط‌ها را تا حد زیادی تسهیل می‌کند، با استفاده از یک بافر 32 بیتی برای پشتیبانی از افزایش چرخه زمان تبادل در گذرگاه PCI. اما اگر کارت رابط ISA جانبی در سیستم نصب نشده باشد، توصیه می شود این پارامتر را خاموش کنید (Disable).

تایمر تاخیر PCI

تایمر تاخیر باس PCI. آغازگر (Master) و دستگاه هدف در گذرگاه PCI باید محدودیت‌های خاصی در تعداد چرخه‌های انتظار داشته باشند که می‌توانند به تراکنش فعلی اضافه کنند. علاوه بر این، درخواست‌کننده باید یک تایمر قابل برنامه‌ریزی داشته باشد که حضور آن را در گذرگاه به‌عنوان عامل اصلی در دوره‌های حداکثر بار رابط محدود کند. یک الزام مشابه در مورد پل هایی که به دستگاه هایی با زمان دسترسی طولانی دسترسی دارند (اینترفیس ISA، EISA، MC) تحمیل می شود و این پل ها باید بر اساس الزامات سختگیرانه توسعه داده شوند که دستگاه های کم سرعت تأثیر قابل توجهی بر عملکرد کلی گذرگاه PCI نداشته باشند. .

اگر گذرگاه اصلی بافر کافی برای ذخیره داده های خوانده شده نداشته باشد، باید درخواست خود را تا زمانی که بافر آماده شود به گذرگاه موکول کند. در یک چرخه نوشتن، تمام داده‌هایی که قرار است منتقل شوند باید آماده باشند تا قبل از مرحله دسترسی باس نوشته شوند. برای اطمینان از حداکثر عملکرد رابط PCI، داده ها باید به روش ثبت به ثبت منتقل شوند. در سیستم های ساخته شده بر روی گذرگاه PCI، همیشه لازم است بین تاخیر کم (حضور یک عامل در گذرگاه در حالت فعال) و دستیابی به بالاترین عملکرد همه شرکت کنندگان در تراکنش ها سازش ایجاد شود. به عنوان یک قاعده، بالاترین عملکرد با دسترسی طولانی مداوم دستگاه (پاپوند) به اتوبوس به دست می آید.

هر شکاف توسعه مولفه رابط PCI دارای تعداد کلاک های مشخصی برای دستیابی به دسترسی مداوم به گذرگاه سیستم است. از لحظه دریافت، هر دسترسی با تاخیر اولیه (پنالتی) همراه است و نسبت بین تعداد چرخه های بیکار و چرخه های فعال با افزایش سیکل های تاخیر باس (PCI Latency) بهبود می یابد. به طور کلی، محدوده تأخیر قابل قبول از 0 تا 255 سیکل گذرگاه PCI با افزایش 8 است. ثبتی که این تأخیر را کنترل می کند باید قابل نوشتن باشد اگر دستگاه بتواند دسترسی گذرگاه را در بیش از دو فاز بسته بندی کند و باید در حالت فقط خواندنی باقی بماند. برای دستگاه هایی که دسترسی خود را در دو یا کمتر فاز در حالت انفجاری فراهم می کنند (مقدار سخت افزاری تایمر در این مورد نباید از 16 سیکل PCI تجاوز کند). افزایش تأخیر از مثلاً 64 تا 128 چرخه اتوبوس باید عملکرد سیستم را تا 15 درصد بهبود بخشد (در صورت تغییر زمان تأخیر از 32 به 64 سیکل، عملکرد سیستم نیز بهبود می یابد). اگر سیستم از چیپ‌ست با معماری هاب استفاده می‌کند (مثلاً همه Intel 8xx)، مقدار تأخیر PCI موجود در تنظیمات BIOS فقط برای پل PCI-to-PCI / AGP اعمال می‌شود و نه برای Host-to-PCI. از آنجایی که MCH (هاب های رابط های اصلی موجود در مجموعه منطقی) از تأخیر PCI پشتیبانی نمی کند.

حالت AGP 2X

مشخصات Port Graphics Accelerated اساساً شامل دستورات کنترل PCI عمومی با تفاوت در توانایی انجام عملیات مستقیم در حافظه (DiME یا DME Direct (in) Memory Execute)، وجود پورت آدرس دهی (SBA SideBand Addressing) و استفاده از نوشتن است. حالت -through به RAM سیستم (Fast Write).

با استفاده از مکانیزم DiME، آداپتورهای ویدئویی مبتنی بر گذرگاه AGP می توانند در دو حالت کار کنند. در حالت DMA، کنترل‌کننده مانند یک دستگاه ویدئویی معمولی PCI رفتار می‌کند و تنها از حافظه محلی خود برای ذخیره بافت‌ها استفاده می‌کند و مکانیسم DiME غیرفعال است. در مورد استفاده از حالت Execute، کنترلر با استفاده از یک طرح تغییر مسیر خاص (GART Graphic Address Remapping) بخشی از حافظه سیستم (این مقدار مشخص شده در پارامتر "AGP Aperture Memory Size" است) را برای ذخیره سازی بافت ها "یکپارچه" می کند. جدول)، نقشه برداری مجدد پویا صفحات 4KB. برخی از سازندگان کنترلرهای ویدئویی پشتیبانی از DiME (تکسچرینگ AGP) را معرفی نمی‌کنند و از رابط AGP فقط برای سازگاری استفاده می‌کنند، بلکه فقط حالت DMA را پیاده‌سازی می‌کنند. در واقع، چنین شتاب‌دهنده‌ای مانند یک آداپتور ویدئویی معمولی PCI تنها با یک تفاوت "مکانیکی" کار می‌کند: فرکانس کاری دو برابر می‌شود: 66 مگاهرتز برای AGP در مقابل 33 مگاهرتز برای PCI.

پورت آدرس دهی خاص SBA با استفاده از جلو و لبه سیگنال ساعت، امکان افزایش فرکانس حاصله (که به آن "موثر" نیز می گویند) گذرگاه AGP را بدون افزایش 66 مگاهرتز اصلی (مرجع) می دهد. تراکنش های AGP (بسته ای که در آن چندین عملیات به طور کلی انجام می شود) فقط در حالت Bus Mastering استفاده می شود در حالی که یک تراکنش معمولی PCI در بهترین حالت می تواند چهار کلمه 32 بیتی را در 5 سیکل انتقال دهد (از آنجایی که آدرس از طریق گذرگاه های آدرس/داده برای انتقال داده می شود. هر انفجار چهار کلمه ای)، یک تراکنش AGP می تواند از Sideband برای انتقال آدرس در تکه های کوچک همزمان با داده ها استفاده کند. در طول ارسال یک انفجار چهار کلمه ای، چهار قسمت از آدرس برای چرخه انفجار بعدی ارسال می شود. در پایان چرخه، آدرس و اطلاعات درخواست برای بسته در حال شکل گیری قبلاً ارسال شده است، بنابراین انفجار چهار کلمه ای بعدی می تواند بلافاصله شروع شود. بنابراین، چهار کلمه را می توان در 4 چرخه گذرگاه، به جای پنج کلمه مورد نیاز برای PCI، که با توجه به نرخ کلاک 66 مگاهرتز، حداکثر توان عملیاتی 264 مگابایت در ثانیه را ارائه می دهد، در AGP در 4 چرخه انتقال داد.

برای انتقال سریعتر اطلاعات، پردازنده ابتدا داده ها را در حافظه سیستم می نویسد و کنترل کننده گرافیک آن را واکشی می کند. اما در صورت انتقال حجم زیاد داده، ممکن است پهنای باند حافظه سیستم کافی نباشد که برای آن حالت انتقال سریع به انتها Fast Writes معرفی شده است. این به پردازنده اجازه می دهد تا بدون دسترسی به حافظه سیستم، داده ها را مستقیماً به کنترل کننده گرافیک منتقل کند که البته می تواند عملکرد زیرسیستم گرافیکی را به میزان قابل توجهی افزایش دهد و بخشی از بار را از زیر سیستم حافظه اصلی رایانه شخصی کاهش دهد. با این حال، این حالت توسط همه منطق های سیستم پشتیبانی نمی شود، وضعیت های ثبت وضعیت چیپست های فردی استفاده از آن را در پایین ترین سطح ممنوع می کند. بنابراین، حالت نوشتن از طریق در حال حاضر در برخی از چیپست های اینتل (سری i820، i840، i850 و i845x) و VIA (Apollo 133A، KX133، KT133 و همه موارد بعدی) اجرا می شود. منطق های سیستم i440xX، i810، i815، AMD-750، AMD-760 و AMD-760MPx این سازندگان از این حالت پشتیبانی نمی کنند.

حالت AGP 2X به شما امکان می دهد پروتکل انتقال داده دوگانه را روی رابط AGP فعال/غیرفعال کنید (فعال/غیرفعال کنید). همانطور که قبلا ذکر شد، انتقال داده در مشخصات AGP 1X در لبه سیگنال ساعت با استفاده از یک بارق 66 مگاهرتز انجام می شود که حداکثر توان عملیاتی 264 مگابایت در ثانیه را ارائه می دهد. فعال کردن حالت AGP 2X با انتقال داده ها روی لبه و لبه سیگنال ساعت تا سقف تئوری 528 مگابایت بر ثانیه، توان عملیاتی را دو برابر می کند. در عین حال، واضح است که مشخصات AGP2X باید توسط منطق اصلی و کنترل کننده گرافیکی پشتیبانی شود. غیرفعال کردن این حالت در صورتی که سیستم ناپایدار باشد یا اورکلاک برنامه ریزی شده باشد توصیه می شود (مثلاً سری i850 و i845x برای منطق های پایه با رابط AGP ناهمزمان در نظر گرفته نمی شود).

اندازه حافظه دیافراگم AGP

یک مزیت فرضی رابط AGP نسبت به PCI، جدا از طرح زمان بندی، این است که امکان استفاده از RAM سیستم را به عنوان بخشی از معماری یکپارچه (UMA Unified Memory Architecture) برای ذخیره سازی داده ها، با استفاده از حالت DiME که قبلا ذکر شد، می دهد. آداپتور گرافیکی می تواند مستقیماً در حافظه سیستم به داده ها دسترسی داشته باشد و آنها را دستکاری کند و حافظه محلی خود را دور بزند. این ویژگی نیاز به مقدار مشخصی از RAM سیستم برای استفاده در عملیات گرافیکی دارد. با افزایش مقدار حافظه ویدئویی محلی کنترلر گرافیکی، این ویژگی رزرو بخشی از حافظه سیستم، البته ارتباط خود را از دست می دهد، در نتیجه توصیه های متعددی برای استفاده از مقدار مساحت اختصاص داده شده وجود دارد. حافظه اصلی

به طور کلی، دیافراگم بخشی از محدوده فضای آدرس RAM سیستم است که برای حافظه گرافیکی رزرو شده است. فریم های پیشرو در این محدوده دیافراگم بدون نیاز به ترجمه به رابط AGP ارسال می شوند. اندازه دیافراگم AGP به عنوان حداکثر حافظه AGP استفاده شده دو بار (x2) به اضافه 12 مگابایت تعریف می شود که به این معنی است که حافظه AGP استفاده شده کمتر از نیمی از اندازه دیافراگم AGP است. این به این دلیل است که سیستم به حافظه AGP غیر کش نیاز دارد، به علاوه یک منطقه حافظه مشابه برای نوشتن ترکیبی، و 12 مگابایت اضافی برای آدرس دهی مجازی. حافظه فیزیکی در صورت نیاز تنها زمانی آزاد می شود که API (لایه نرم افزار) درخواست مناسبی برای ایجاد یک سطح غیر محلی (ایجاد سطح غیر محلی) ارائه دهد. برای مثال سیستم عامل های Windows 9x از Waterfall Effect استفاده می کنند، زمانی که سطوح ابتدا در حافظه محلی ایجاد می شوند و در صورت پر بودن، فرآیند ایجاد سطح به حافظه AGP و سپس به حافظه سیستم منتقل می شود. بنابراین، استفاده از RAM به طور خودکار برای هر برنامه ای که در آن از AGP و حافظه سیستم استفاده نمی شود، مگر اینکه کاملا ضروری باشد، بهینه می شود.

ارائه طرحی بدون ابهام برای تعیین اندازه بهینه دیافراگم بسیار دشوار است. با این حال، رزرو بهینه رم سیستم را می توان با فرمول زیر تعیین کرد: کل RAM سیستم/(رم ویدئو/2). به عنوان مثال، برای یک آداپتور ویدئویی با 16 مگابایت حافظه ویدئویی در یک کامپیوتر با 128 مگابایت رم سیستم، دیافراگم AGP 128/(16/2)=16 مگابایت خواهد بود و برای یک آداپتور ویدئویی با حافظه ویدئویی 64 مگابایت در یک کامپیوتر با 256 مگابایت رم سیستم، 256/(64/2)=8 مگابایت. این تصمیم نوعی تقریب است - در هر صورت، واقعاً توصیه می شود حداقل 16 مگابایت برای دیافراگم اختصاص دهید. همچنین باید به خاطر داشت که اندازه دیافراگم (طبق طرح 2 N یا انتخاب بین 32/64 مگابایت) به طور مستقیم با عملکرد حاصل مطابقت ندارد، بنابراین افزایش آن به نسبت های بزرگ باعث بهبود عملکرد نمی شود. در حال حاضر، با میانگین رم سیستم 128256 مگابایت، داشتن اندازه دیافراگم AGP از 64 مگابایت تا 128 مگابایت به عنوان یک قانون کلی در نظر گرفته می شود. هیچ افت عملکردی فراتر از "موانع" 128 مگابایتی وجود ندارد، اما همچنان بهتر است از 64128 مگابایت "استاندارد" استفاده کنید تا اندازه جدول GART خیلی بزرگ نباشد.

یکی دیگر از توصیه های "هدر رو" که بیشتر نتیجه آزمایش های عملی متعدد است، می تواند تخصیص نیمی از مقدار رم سیستم برای اندازه حافظه دیافراگم AGP با در نظر گرفتن قابلیت های BIOS باشد: 16/8/32/64/ 128/256 مگابایت (طرح با گام 2 N) یا انتخاب بین 32/64 مگابایت. با این حال، در سیستم هایی با رم کوچک (تا 64 مگابایت) و بزرگ (از 256 یا بیشتر)، این قانون همیشه کار نمی کند (کارایی تحت تأثیر قرار می گیرد)، علاوه بر این، همانطور که قبلا ذکر شد، باید مقدار محلی را نیز در نظر بگیرید. رم خود کارت گرافیک. بنابراین، توصیه هایی در این زمینه با در نظر گرفتن قابلیت های BIOS می تواند در قالب جدول زیر ارائه شود:

وابستگی اندازه دیافراگم به مقدار RAM سیستم

طیف گسترده مدوله شده

Clock Synthesizer/Driver منبع موج‌هایی است که مقادیر حدی آن تداخل الکترومغناطیسی (EMI ElectroMagnetic Interference) پرتوهای الکترومغناطیسی با فرکانس بالا (تداخل) را تشکیل می‌دهد که عمدتاً به دلیل استفاده از فرکانس‌های بالا به محیط انتشار (انتقال) نفوذ می‌کند. برای حامل و مدولاسیون اثر EMI بر اساس افزودن دو یا چند فرکانس است که در نتیجه آن طیف سیگنال پیچیده می شود. مدولاسیون طیفی پالس ساعت (SSM، به عبارت دیگر SSC Spread Spectrum Clock) به شما امکان می دهد مقادیر ناچیز پس زمینه کلی تابش الکترومغناطیسی ناشی از هر جزء عملکردی سیستم را در کل طیف فرکانس پالس ساعت به طور مساوی توزیع کنید. . به عبارت دیگر، SSM به شما این امکان را می دهد که تداخل فرکانس بالا را در پس زمینه یک سیگنال مفید با وارد کردن یک سیگنال اضافی دیگر به طیف آن، که در محدوده فرکانس چند ده کیلوهرتز کار می کند، "پنهان" کنید (این نوع فرآیند مدولاسیون نامیده می شود). .

مکانیسم SSM برای کاهش تداخل هارمونیک های انواع بالاتر فرکانس باس در نظر گرفته شده است. تئوری سیگنال می گوید که در یک فرکانس معین در یک خط سیگنال، هر شکل موجی انواع بالاتری از نوسانات هارمونیک را ایجاد می کند، که بعداً انباشته می شوند، می توانند با سیگنال اصلی تداخل ایجاد کنند. یکی از راه‌های حل این مشکل، تأثیرگذاری بر سیگنال اصلی فرکانس مشخصی از نوسانات تعدیل‌کننده بسیار کمتر است، که نتیجه تغییرات 1% از مقدار اسمی Master است. به طور معمول، اجرای SSM به استفاده از دو مقدار مختلف کاهش می‌یابد که فرکانس اسمی آن مرجع است، یا تنظیم فرکانس اصلی به عنوان حداکثر (مدولاسیون با مشخصات پایین) اغلب به مرجع. در واقع دلایل و روش های زیادی وجود دارد.

بر اساس این واقعیت است که با افزایش فرکانس کار، قطعات الکترونیکی تداخل الکترومغناطیسی منتشر می کنند که به نوبه خود می تواند باعث تداخل سیگنال از دستگاه های دیگر شود. از آنجایی که هر دستگاهی که از حد تحمل سیگنال شخص ثالث تجاوز کند، دارای تاییدیه کمیته ارتباطات فدرال FCC نیست، مهم است که بدانیم چگونه سطح EMI را تعیین کنیم. برای شروع، دستگاه مورد آزمایش وارد حالت رادیویی می شود و محدوده فرکانس دریافت در طیف گسترده ای با اندازه گیری تداخل با سیگنال های تصویری و صوتی تعیین می شود. حساسیت پهنای باند DUT به ترتیب 1 مگاهرتز مشخص شده است. اگر فرکانس عملیاتی اصلی مدوله شود و پهنای باند را بیش از 45 مگاهرتز معمولی افزایش دهد، طیف تداخل الکترومغناطیسی تغییر می کند: به جای پیک های تیز تیز (شکل رایج EMI بدون تعدیل)، به اصطلاح "زنگ های گاوسی" ظاهر می شود (شکل موج). که در بالا توسط یک منحنی توصیف شده توسط توزیع گاوسی محدود می شود، در نتیجه دامنه سیگنال حاصل به طور قابل توجهی کوچکتر می شود (1/31/4 از دامنه فرکانس حامل تعدیل نشده، سیگنال حامل). با این حال، با وجود این، انرژی ثابت می ماند. از آنجایی که عرض پالس بزرگتر می شود و قانون بقای انرژی باید رعایت شود، دامنه این سیگنال کوچکتر خواهد بود.

فعال کردن مدولاسیون طیف می تواند EMI ناشی از تجمع اجزای نزدیک به هم که در فرکانس های بالا کار می کنند را کاهش دهد و پایداری عملکرد را بهبود بخشد. در مواردی که از شرایط غیرعادی ("اورکلاک") استفاده می شود، روشن کردن SSM می تواند منجر به بی ثباتی سیستم شود، زیرا با یک مقدار ضریب بزرگ در حال حاضر اعمال می شود، مدولاسیون 0.5 ± می تواند به اندازه مثلاً 10 مگاهرتز تفاوت ایجاد کند. یک چرخه مدولاسیون به عبارت دیگر، اگر پردازنده در حداکثر فرکانس کار کند، افزایش آن تا 10 مگاهرتز دیگر می تواند کشنده باشد، بنابراین، زمانی که سیستم در شرایط عملکرد غیرعادی (Overclocking) کار می کند، اکیداً استفاده از SSM توصیه نمی شود (غیرفعال کردن).

تشخیص خودکار DIMM/PCI Clk

در طول عملکرد عادی سیستم، سیگنال های ساعت از درایور از طریق تمام شکاف های توسعه حافظه و رابط های PCI منتقل می شود. هر شکاف جداگانه و پین های آن اندوکتانس، امپدانس و خازن خاص خود را دارند که منجر به تضعیف و تضعیف سیگنال ساعت می شود. علاوه بر این، سیگنال های شخص ثالث منبع EMF (نیروی حرکت الکتریکی، EMF) و EMI هستند. این پارامتر به شناسایی و پیکربندی خودکار فرکانس عملکرد ماژول های حافظه و آداپتورهای رابط PCI کمک می کند. گنجاندن آن (فعال) به شما امکان می دهد اثر تداخل الکترومغناطیسی را بر روی اجزای نصب شده در سیستم کاهش دهید، که به نوبه خود، پایداری کلی کل سیستم را به طور کلی افزایش می دهد.

خلاصه

بنابراین، یک چیز واضح است: یک سیستم منحصر به فرد با سرعت بالا و بسیار قابل اعتماد را می توان تنها با استفاده از حافظه با کیفیت بالا به دست آورد. این بدان معنی است که در حال حاضر، حافظه مدرن، اگر مثلاً SDRAM باشد، باید به شدت تمام الزامات فنی ارائه شده، حداقل در چارچوب مشخصات PC100 را برآورده کند. با خرید حافظه ای که الزامات PC133 را برآورده می کند، ضمانت بیشتری دریافت می کنید که پارامترهایی که قبلا توضیح داده شد می توانند با خیال راحت روی حداقل توصیه شده (حداکثر) تنظیم شوند و سریع ترین و در عین حال مطمئن ترین سیستم را دریافت کنید. درجه "توانایی اورکلاک" و تحمل خطا توسط هر ماژول حافظه و همچنین توسط برد سیستم (مادربرد) به روش خاص خود تعیین می شود. به همین دلیل است که تقریباً غیرممکن است که یک توصیه واضح در مورد پارامترهایی که باید تنظیم شوند ارائه شود. اما، از سوی دیگر، یک طرح پیکربندی آماده وجود دارد که با رعایت آن، پس از صرف مدتی، می توانید سیستم خود را ایجاد کنید که حداکثر کارایی و عملکرد تضمین شده را ارائه می دهد. این سوال که چگونه ماژول حافظه و سیستم به طور کلی با تنظیمات تنظیم شده در BIOS چگونه رفتار خواهد کرد، تنها توسط یک سیستم عامل خاص و بسته های آزمایشی تخصصی که قادر به بارگیری بسیار سنگین و با دقت زیرسیستم حافظه هستند می توانند به طور واضح پاسخ دهند. آن را بررسی کنید و خطاها یا خطاهای احتمالی را نشان دهید. به عبارت دیگر، تنها دانش و درک تمام پارامترهایی که قبلا توضیح داده شد، و همچنین صبر و زمان، به شما امکان می دهد در دستیابی به هدف گرامی هر کاربر رایانه شخصی به نتیجه دلخواه برسید: مونتاژ سریع ترین و مقاوم ترین سیستم. ایده آل نسبت "کیفیت / عملکرد".

www.jedec.org

BIOS شامل تنظیمات بسیاری است که بر مقداردهی اولیه و عملکرد بیشتر تقریباً تمام دستگاه های نصب شده در رایانه یا متصل به پورت های آن تأثیر می گذارد. بنابراین، جای تعجب نیست که رمهمچنین دارای گزینه هایی است که می توان آنها را از بایوس کنترل کرد. به طور خاص، در BIOS، می توانید فرکانس عملکرد حافظه، زمان بندی (توالی) تأخیرها هنگام تغییر از یک حالت به حالت دیگر و گاهی اوقات ولتاژ ماژول را پیکربندی کنید. این پارامترها هستند که اغلب مورد توجه اورکلاکرها قرار می گیرند - کاربرانی که سعی در افزایش عملکرد رایانه خود و در این مورد عملکرد RAM دارند.

اگر رایانه شما به طور متناوب یخ می زند، مجدداً راه اندازی می شود یا سیستم عامل به طور مداوم هنگام خواندن داده ها پیغام های خطا می دهد، ممکن است نشان دهنده این باشد که RAM در حد خود کار می کند. علت خرابی ها می تواند دمای بیش از حد تراشه های حافظه یا زمان بندی بسیار پایین یا فرکانس بیش از حد تخمین زده شود.

اولین کاری که باید در این مورد انجام دهید این است که سعی کنید زمان‌بندی حافظه را مدیریت کنید یا در صورت عدم موفقیت، حافظه را به حالت خودکار یا پیش‌فرض تغییر دهید. این را می توان در بایوس انجام داد.

ابتدا باید وارد بایوس شوید. فقط یک لحظه می توان این کار را انجام داد - 2-3 ثانیه پس از روشن کردن یا راه اندازی مجدد رایانه. اما بسته به سازنده BIOS راه های مختلفی برای انجام این کار وجود دارد. در مورد AwardBIOS و PhoenixBIOS، باید کلید Delete را فشار دهید، برای AMIBIOS، کلید F2 را فشار دهید.

توجه داشته باشید! وقتی صحبت از لپ‌تاپ یا نت‌بوک به میان می‌آید، راه‌های بسیار بیشتری برای ورود به بایوس وجود دارد، زیرا تولیدکنندگان مختلف بایوس برای لپ‌تاپ‌ها وجود دارند و راه‌های ورود به آن می‌تواند پیچیده‌تر باشد.

حتی اگر نمی‌دانید کدام بایوس در مادربردتان استفاده می‌شود، می‌توانید بلافاصله پس از روشن کردن یا راه‌اندازی مجدد رایانه، پیامی را بخوانید که کدام کلید را فشار دهید تا وارد آن شوید. این پیام معمولاً در پایین صفحه ظاهر می شود، اگرچه ممکن است در جای دیگری مانند پس از پیام های اطلاعاتی خاص ظاهر شود.

همچنین یک راه نسبتاً ساده و سرراست برای ورود به BIGS بدون فکر کردن به اینکه کدام کلید را فشار دهید وجود دارد. کافی است بلافاصله پس از روشن کردن یا راه اندازی مجدد رایانه، دو یا حتی سه کلید را به طور همزمان فشار دهید - F2، Delete و F10: با درجه بالایی از احتمال، برخی از آنها کار می کنند.

بنابراین، وارد بایوس شدیم. ظاهر آن نه تنها به سازنده، بلکه به تاریخ انتشار مادربرد نیز بستگی دارد. اخیراً ساخت یک پوسته گرافیکی بایوس که با ماوس قابل کنترل باشد بسیار مد شده است. در نتیجه، همان BIOS می تواند کاملاً متفاوت به نظر برسد. پیچیده تر کردن وضعیت این واقعیت است که بسیاری از سازندگان مادربرد ابزارهای اورکلاک اختصاصی خود را اضافه می کنند که منجر به ظاهر شدن موارد اضافی یا بخش های کامل در BIOS می شود.

متأسفانه نمی توان به صراحت گفت که برای یافتن پارامتر مورد نظر باید به کدام بخش بروید، زیرا گزینه های اجرای BIOS زیادی وجود دارد. با این حال، می توانید روی عبارات خاصی تمرکز کنید. در صورت نیاز، گروه ها می توانند نام های زیر را داشته باشند:

• پیشرفته؛
• تنظیمات چیپست؛
• خصوصیات تراشه پیشرفته؛
• پیکربندی حافظه؛
• پیکربندی DRAM؛
• ویژگی های اورکلاک.
• توییک هوشمند MB.

خودشان گزینه هاممکن است به این صورت نامیده شود:

• CAS# زمان تأخیر.
• RAS# به CAS# تاخیر.
• RAS# پیش شارژ;
• RAS# برای پیش شارژ فعال کنید.
• زمان بندی حافظه؛
• زمان بندی حافظه 1T/2T;
• ولتاژ حافظه؛
• کنترل بیش از حد ولتاژ DDR2.
• ولتاژ DIMM؛
• ولتاژ DRAM;
• VDIMM.

شش پارامتر اول مسئول تنظیم زمان بندی هستند. اصل تغییر بیشتر این پارامترها بسیار ساده است: هر چه مقدار آن کوچکتر باشد، RAM سریعتر است. در مورد ما، برای پایدارتر کردن عملکرد RAM، برعکس، مقادیر پارامترها باید افزایش یابد. متأسفانه، نمی توان با اطمینان گفت که کدام یک از مقادیر تأثیر 100٪ خواهد داشت. بنابراین، با تغییر پارامتر بعدی، لازم است سیستم عامل بارگذاری شود و تغییر دما کنترل شود: اگر رایانه به طور پایدار کار کند، هدف حاصل می شود.

کاربران پیشرفته به خوبی از اصطلاح "اورکلاک" آگاه هستند که به معنای افزایش عملکرد یک جزء خاص رایانه نسبت به حالت عادی است. روش اورکلاک RAM شامل تنظیم دستی فرکانس کاری ماژول ها است که امروز می خواهیم در مورد آن صحبت کنیم.

قبل از اقدام به افزایش فرکانس حافظه به چند نکته مهم اشاره می کنیم.

• همه مادربردها از این ویژگی پشتیبانی نمی‌کنند: اغلب، تنظیمات فرکانس در مدل‌هایی دیده می‌شود که برای گیمرها یا علاقه‌مندان به رایانه طراحی شده‌اند. همچنین چنین تنظیماتی معمولا در لپ تاپ ها وجود ندارد.
• حتما نوع رم نصب شده را در نظر بگیرید مخصوصاً در بایوس ها که امکان تنظیم دستی مقدار فرکانس وجود دارد.
• افزایش فرکانس ها معمولاً با افزایش گرمای تولیدی همراه است، بنابراین اکیداً توصیه می شود خنک کننده جدی نصب شود.

روش واقعی افزایش فرکانس حافظه با نوع بایوس نصب شده روی برد متفاوت است.

توجه!برای اورکلاک کامل رم، صرفاً افزایش فرکانس کافی نیست - همچنین باید برخی پارامترهای دیگر مانند زمان بندی و ولتاژ را تغییر دهید! این در یک مقاله جداگانه مورد بحث قرار گرفته است!

نمونه هایی از رایج ترین گزینه ها را در نظر بگیرید. البته، ابتدا باید وارد BIOS شوید - در مقاله در لینک زیر راهنمای دقیقی برای ورود به رابط سیستم عامل پیدا خواهید کرد.

گزینه متن

BIOS کلاسیک مبتنی بر متن با کنترل صفحه کلید چیزی از گذشته است، اما برای برخی از کاربران هنوز هم مرتبط است.

لطفا توجه داشته باشید - در برخی موارد، گزینه های موجود در هر یک از بایوس های در نظر گرفته شده می توانند نام یا مکان را تغییر دهند - بستگی به سازنده مادربرد دارد.

پوسته گرافیکی

تقریباً تمام بردهای پیشرفته مدرن دارای رابط گرافیکی UEFI هستند که یادگیری آن راحت تر است. بنابراین، تنظیم فرکانس ساعت RAM در چنین نسخه های سیستم عامل بسیار ساده است.

گیگابایت

نتیجه

در این مقاله روش های تنظیم فرکانس RAM از طریق انواع BIOS به پایان می رسد. در نهایت، یک بار دیگر به شما یادآوری می کنیم - فقط در صورتی باید این پارامترها را تغییر دهید که به خوبی درک کنید که چه کاری انجام می دهید.

برای اینکه سیستم کامپیوتری سریعتر کار کند، می توانید با RAM "بازی کنید" و عملکرد آن را افزایش دهید. این مقاله به شما خواهد گفت که چگونه و چرا باید تنظیمات RAM و همچنین مکان BIOS را برای تغییر تنظیمات فرکانس و زمان تنظیم کنید.

چرا باید رم را در بایوس پیکربندی کنید؟

پس از نصب رم، تغییر تنظیمات آن می تواند مفید باشد. از این گذشته، بدون تنظیمات نوار اضافی، اپراتورها می توانند با حداقل توانایی های خود کار کنند. و با تنظیم رم به روش خود، می توانید آن را اورکلاک کنید - فرکانس را افزایش دهید. این می تواند عملکرد کامپیوتر شما را بهبود بخشد. با این حال، شایان ذکر است که هر عامل و همه مادربردها از این پشتیبانی نمی کنند. بنابراین اگر چنین فرصتی نیاز است، باید قبل از خرید قطعات به این موضوع توجه کنید.

مشاوره: اگر قصد دارید نوارهای جدیدی را در رایانه شخصی خود نصب کنید، بهتر است مدل های کاملی مانند , با زمان بندی و فرکانس یکسان نصب کنید. در غیر این صورت، نسخه فرکانس بالاتر به طور خودکار با سرعت پایین تر کار می کند، یا با هم تداخل پیدا می کند و کل سیستم از کار می افتد.

توجه داشته باشید: یک جفت چوب 4 گیگابایتی کارآمدتر از یک چوب 8 گیگابایتی کار می کند. حالت دو کاناله افزایش عملکرد CPU را 5-10٪ و GPU - تا 50٪ را امکان پذیر می کند. اگر رایانه شخصی دارای 4 اسلات است و کاربر دارای دو ماژول است، برای فعال کردن چند کانال، باید آنها را از طریق یکی نصب کنید.

نحوه تنظیم رم در بایوس

سه راه اصلی وجود دارد که به شما امکان می دهد تنظیمات را در BIOS تغییر دهید. هر یک از آنها مربوط به سیستم عامل مادربرد نصب شده در سیستم است. به همین دلیل کاربر باید قبل از تغییر هر چیزی مشخصات مادربرد را مطالعه کند.

هشدار! لمس زیرسیستم به کاربر ناآماده به معنای احتمال خراب شدن چیزی، نقض شرایط ضمانت است. در صورت عدم اطمینان بهتر است به متخصص مراجعه کنید.

جایزه BIOS

1. در حالی که کامپیوتر در حال راه اندازی مجدد است، با استفاده از یک کلید مخصوص یا ترکیبی از دکمه های صفحه کلید وارد بایوس شوید. بسته به مادربرد ممکن است متفاوت باشد.

2. برای رسیدن به تنظیمات از ترکیب Ctrl + F1 استفاده کنید.

3. پنجره ای باز می شود که در آن باید با استفاده از فلش ها به «MB Intelligent Tweaker (M.I.T.)» بروید و Enter را فشار دهید.

4. در منوی بعدی، "System Memory Multiplier" را پیدا کنید. در اینجا می توانید سرعت ساعت رم را با تغییر ضریب افزایش یا کاهش دهید. مقدار مشخص شده را بیش از حد برآورد نکنید، در غیر این صورت خطر بدتر شدن آن وجود دارد.

مهم! هر تغییری باید به تدریج انجام شود: یک مرحله در یک زمان، و پس از هر تغییر، کامپیوتر را مجددا راه اندازی کنید و بررسی کنید که آیا همه چیز درست است یا خیر.

توجه داشته باشید: با افزایش ولتاژ می توانید عملکرد رم را افزایش دهید، اما این کار باید با احتیاط کامل انجام شود. حداکثر ایمن 0.15 ولت است.

AMI BIOS

این سیستم تفاوت چندانی با سیستم قبلی ندارد. مگر اینکه نام اقلام تغییر کرده باشد. بنابراین، پس از وارد شدن، باید "Advanced BIOS Features" را پیدا کنید و به "Advanced DRAM Configuration" بروید و سپس تنظیمات را مانند نمودار بالا تغییر دهید.

UEFI BIOS

راه حلی که در اکثر مادربردهای مدرن نصب شده است. این دارای یک رابط واضح و جذاب است، به عنوان یک قاعده، Russified و از مدیریت پشتیبانی می کند. برای دارندگان چنین بردهایی، حرکت در بخش‌های BIOS با فلش‌ها متعلق به گذشته است.

گزینه های بسیار بیشتری برای پیکربندی رم در اینجا نسبت به نسخه های قبلی وجود دارد. آنچه می توان انجام داد، جدول نشان می دهد.

نحوه تغییر زمان بندی رم در بایوس

زمان‌بندی تعداد پالس‌های ساعتی را نشان می‌دهد که RAM برای انجام یک عملیات خاص به آن نیاز دارد. هرچه زمان کمتر باشد، رم بهره وری بیشتری دارد، بنابراین تغییر زمان بندی یک روش مفید است.

اما انجام چنین عملیاتی به طور مستقیم کار خطرناکی است، زیرا از این طریق می توان RAM را غیرفعال کرد و به احتمال زیاد امکان زنده کردن مجدد ماژول ها وجود نخواهد داشت. بنابراین لازم است که با ابزارهای اولیه ویندوز پیش تست شود. اگر عملیات به خوبی کار می کند، می توانید زمان بندی را تنظیم کنید. سپس در ویندوز می توانید بررسی کنید که آیا تنظیمات با موفقیت انجام شده است یا خیر.

نحوه تغییر فرکانس رم در بایوس

محل تنظیم مقدار قبلاً در بخش تنظیمات توضیح داده شده است، بنابراین در اینجا چیزی است که باید هنگام تغییر در نظر گرفته شود.

مواردی که باید در نظر داشت:

• برای مثال وقتی کاربر فرکانس را خودش تنظیم می کند، رم در زمان بندی های اولیه مانند 11-14-14-33 کار می کند. اما حتی با کاهش پاسخ، بسیاری از مدل ها بدون وقفه کار می کنند.
• موثرترین ترکیب: زمان - کم، فرکانس - زیاد است، اما باید سازگاری مقادیر را در نظر بگیرید.
• برای بهبود عملکرد، توصیه می شود حالت دو کاناله را فعال کنید، و اگر مادربرد دارای 8 اسلات برای نوارهای حافظه باشد، حتی بهتر است: این در حال حاضر یک حالت چهار کاناله است.

جالب هست:نشانگرهای فرکانس 3600 مگاهرتز هستند. همچنین دارای نور پس‌زمینه و پشتیبانی از فناوری Extreme Memory Profiles است که به شما امکان پیکربندی سریع و راحت حافظه را می‌دهد.

• باید درک کرد که موفقیت اورکلاک 100٪ تضمین شده نیست. اگر تنظیمات بیش از حد بالا باشد، حافظه کار نمی کند.
• اگر پس از چندین بار تلاش برای راه اندازی رایانه شخصی، سیستم پاسخ نمی دهد، باید هر چیزی که تغییر کرده است را لغو کنید. جامپر Clear CMOS (با نام مستعار JBAT) به این امر کمک می کند.

"پمپ کردن" رم به طوری که بهترین عملکرد خود را به منظور افزایش سرعت به رایانه شخصی نشان دهد کار دشواری نیست. فقط باید بدانید که چگونه تنظیمات را به درستی تغییر دهید و با احتیاط ادامه دهید.