مبدل های آنالوگ به دیجیتال (ADC): هدف، دستگاه، کاربرد. مبدل های آنالوگ به دیجیتال چگونه کار می کنند و از مشخصات ADC چه چیزهایی می توانید یاد بگیرید

مبدل‌های آنالوگ به دیجیتال (ADC) دستگاه‌هایی هستند که سیگنال‌های ورودی آنالوگ را می‌پذیرند و سیگنال‌های دیجیتال مربوطه را برای پردازش توسط ریزپردازنده‌ها و سایر دستگاه‌های دیجیتال تولید می‌کنند.

در اصل امکان تبدیل مستقیم مقادیر مختلف فیزیکی به فرم دیجیتالبا این حال، به دلیل پیچیدگی چنین مبدل هایی، این مشکل تنها در موارد نادری قابل حل است. بنابراین، در حال حاضر، منطقی ترین روش به عنوان روش تبدیل مقادیر با ماهیت فیزیکی مختلف، ابتدا به مقادیر الکتریکی مرتبط با آنها و سپس با کمک مبدل های ولتاژ-کد به مقادیر دیجیتال شناخته می شود. این مبدل ها هستند که معمولاً هنگام صحبت در مورد ADC منظور می شوند.

روش تبدیل آنالوگ به دیجیتال سیگنال های پیوسته، که با استفاده از ADC اجرا می شود، تبدیل یک تابع پیوسته از زمان U(t) است که سیگنال اصلی را توصیف می کند، به دنباله ای از اعداد (U"(tj ))، j=0،1،2،:، به چند لحظه ثابت زمان اشاره دارد. این روش را می توان به دو عملیات مستقل تقسیم کرد. اولین آنها گسسته سازی نامیده می شود و شامل تبدیل تابع پیوسته زمان U(t) است. ) به دنباله ای پیوسته (U(tj)) دومی کوانتیزاسیون نامیده می شود و شامل تبدیل یک دنباله پیوسته به یک توالی گسسته (U"(tj)) است.

گسسته سازی سیگنال های پیوسته بر اساس امکان اساسی نمایش آنها در قالب مجموع وزنی است

جایی که a j - برخی ضرایب یا نمونه هایی که سیگنال اصلی را در زمان های گسسته مشخص می کنند. f j (t) - مجموعه ای از توابع اولیه مورد استفاده در بازیابی سیگنال از نمونه های آن.

رایج ترین شکل گسسته سازی یکنواخت است که بر اساس قضیه نمونه گیری است. بر اساس این قضیه، مقادیر لحظه ای سیگنال U(tj) در زمان های گسسته tj =jDt باید به عنوان ضرایب a j استفاده شود و دوره نمونه برداری باید از شرط انتخاب شود.

که در آن F m حداکثر فرکانس طیف سیگنال تبدیل شده است. در این حالت، عبارت (1) به عبارت معروف قضیه نمونه‌گیری منتقل می‌شود

, (3)

برای سیگنال هایی با طیف کاملاً محدود، این عبارت یک هویت است. با این حال، طیف سیگنال های واقعیفقط به صورت مجانبی به صفر تمایل دارند. استفاده از نمونه برداری یکنواخت برای چنین سیگنال هایی منجر به ظهور در سیستم های پردازش اطلاعات اعوجاج های خاص با فرکانس بالا ناشی از نمونه برداری می شود. برای کاهش این اعوجاج، یا باید فرکانس نمونه برداری را افزایش داد یا از یک فیلتر پایین گذر اضافی در جلوی ADC استفاده کرد که طیف سیگنال اصلی را قبل از تبدیل آنالوگ به دیجیتال محدود می کند.

در حالت کلی، انتخاب فرکانس نمونه‌برداری به نوع تابع f j (t) مورد استفاده در (1) و سطح مجاز خطاهایی که هنگام بازیابی سیگنال اصلی از نمونه‌های آن به وجود می‌آیند نیز بستگی دارد. همه اینها باید هنگام انتخاب نرخ نمونه گیری در نظر گرفته شود، که سرعت مورد نیاز ADC را تعیین می کند. اغلب این پارامتر به طراح ADC داده می شود.

اجازه دهید مکان ADC را در طول عملیات نمونه برداری با جزئیات بیشتری در نظر بگیریم.

برای سیگنال های باند باریک کافی، عملیات نمونه برداری را می توان با استفاده از خود ADC ها انجام داد و بنابراین با عملیات کوانتیزاسیون ترکیب شد. قانونمندی اصلی چنین گسسته سازی این است که به دلیل زمان محدود یک تبدیل و عدم قطعیت لحظه تکمیل آن، که به طور کلی به پارامترهای سیگنال ورودی بستگی دارد، نمی توان یک مطابقت بدون ابهام بین مقادیر نمونه به دست آورد. و نقاط زمانی که باید به آنها نسبت داده شوند. در نتیجه، هنگام کار با سیگنال های متغیر با زمان، خطاهای خاصی ایجاد می شود که ماهیت پویا دارند، برای ارزیابی آن مفهوم عدم قطعیت دیافراگم معرفی می شود که معمولاً با زمان دیافراگم مشخص می شود.

زمان دیافراگم t a زمانی است که در طی آن بین مقدار نمونه و زمانی که به آن اشاره می شود عدم قطعیت وجود دارد. اثر عدم قطعیت دیافراگم یا به صورت خطا در مقدار لحظه ای سیگنال در لحظات اندازه گیری معین، یا به صورت خطا در لحظه زمانی که اندازه گیری در یک مقدار لحظه ای مشخص از سیگنال انجام می شود، ظاهر می شود. با نمونه برداری یکنواخت، پیامد عدم قطعیت دیافراگم، وقوع خطاهای دامنه است که به آن خطاهای دیافراگم می گویند و از نظر عددی برابر با افزایش سیگنال در طول زمان دیافراگم است.

اگر از تفسیر دیگری از تأثیر عدم قطعیت دیافراگم استفاده کنیم، آن‌گاه وجود آن منجر به «تغییر» لحظه‌های زمانی واقعی که در آن نمونه‌های سیگنال گرفته می‌شوند، با توجه به ممان‌هایی که به طور مساوی در محور زمان فاصله دارند، می‌شود. در نتیجه، به جای گسسته سازی یکنواخت با دوره کاملاً ثابت، گسسته سازی با دوره تکرار نوسانی انجام می شود که منجر به نقض شرایط قضیه نمونه برداری و ظهور خطاهای دیافراگم از قبل در نظر گرفته شده در سیستم ها می شود. پردازش دیجیتالاطلاعات

این مقدار خطای دیافراگم را می توان با گسترش بیان سیگنال اصلی در سری تیلور در مجاورت نقاط مرجع تعیین کرد، که برای نقطه jفرم را دارد

و در تقریب اول خطای دیافراگم را می دهد

, (4)

که در آن t a زمان دیافراگم است، که برای مورد مورد بررسی، در اولین تقریب، زمان تبدیل ADC است.

معمولاً برای ارزیابی خطاهای دیافراگم از سیگنال تست سینوسی U(t)=U m sinwt استفاده می شود که حداکثر مقدار نسبی خطای دیافراگم برای آن تعیین می شود.

DU a / U m = wt a .

اگر فرض کنیم که برای یک ADC N بیتی با وضوح 2 -N، خطای دیافراگم نباید از مرحله کوانتیزاسیون تجاوز کند (شکل 1)، سپس رابطه بین فرکانس سیگنال w، زمان دیافراگم t a و دیافراگم نسبی وجود دارد. خطا است

برای اطمینان از نمونه برداری از یک سیگنال سینوسی با فرکانس 100 کیلوهرتز با خطای 1 درصد، زمان تبدیل ADC باید برابر با 25 ns باشد. در عین حال، با کمک چنین ADC سریع، اساساً می توان سیگنال هایی با عرض طیف حدود 20 مگاهرتز را گسسته کرد. بنابراین، نمونه برداری با استفاده از ADC خود منجر به اختلاف قابل توجهی بین الزامات بین سرعت ADC و دوره نمونه برداری می شود. این اختلاف به 2...3 مرتبه بزرگی می رسد و هزینه های فرآیند نمونه برداری را بسیار پیچیده و افزایش می دهد، زیرا حتی برای سیگنال های باند نسبتاً باریک نیز به ADC های با سرعت بسیار بالا نیاز دارد. برای دسته نسبتاً گسترده ای از سیگنال های با تغییر سریع، این مشکل با استفاده از دستگاه های نمونه برداری و نگه داشتن با زمان دیافراگم کوچک حل می شود.

در حال حاضر، تعداد زیادی روش تبدیل کد ولتاژ شناخته شده است. این روش ها از نظر دقت بالقوه، سرعت تبدیل و پیچیدگی اجرای سخت افزار به طور قابل توجهی با یکدیگر تفاوت دارند. روی انجیر 2 طبقه بندی ADC ها را با روش های تبدیل نشان می دهد.

طبقه بندی ADC بر اساس علامتی است که نشان می دهد روند تبدیل یک مقدار آنالوگ به یک مقدار دیجیتال در زمان چگونه آشکار می شود. تبدیل مقادیر سیگنال نمونه به معادل های دیجیتال بر اساس عملیات کوانتیزاسیون و کدگذاری است. آنها را می توان با استفاده از روش های سریال، یا موازی، یا سریال-موازی برای تقریب معادل دیجیتال به مقدار تبدیل شده انجام داد.

پارامترهای ADC

پارامترهای استاتیک

گزینه های پویا

نویز ADC

با افزایش پی در پی در مقادیر سیگنال آنالوگ ورودی U در (t) از 0 به مقدار مربوط به مقیاس کامل ADC U psh، سیگنال دیجیتال خروجی D(t) یک خط ثابت تکه ای پلکانی را تشکیل می دهد. چنین وابستگی، بر اساس قیاس با DAC، معمولاً مشخصه تبدیل ADC نامیده می شود. در صورت عدم وجود خطاهای سخت افزاری، نقاط میانی پله ها روی خط مستقیم ایده آل 1 قرار دارند (شکل 24)، که با مشخصه تبدیل ایده آل مطابقت دارد. مشخصه تبدیل واقعی می تواند از نظر اندازه و شکل پله ها و همچنین موقعیت آنها در صفحه مختصات به طور قابل توجهی با حالت ایده آل متفاوت باشد. تعدادی پارامتر برای تعیین کمیت این تفاوت ها وجود دارد.

پارامترهای استاتیک

وضوح متقابل حداکثر تعداد ترکیب کد در خروجی ADC است. وضوح به صورت درصد، ارقام یا دسی بل بیان می شود و قابلیت های بالقوه ADC را از نظر دقت قابل دستیابی مشخص می کند. به عنوان مثال، یک ADC 12 بیتی دارای وضوح 1/4096 یا 0.0245٪ از مقیاس کامل یا -72.2 دسی بل است.

وضوح مربوط به افزایش ولتاژ ورودی ADC U در هنگام تغییر Dj در واحد کمترین رقم (EMP) است. این افزایش مرحله کوانتیزاسیون است. برای کدهای تبدیل باینری، مقدار اسمی مرحله کوانتیزه کردن h=U psh /(2 N -1) است، که در آن U psh حداکثر ولتاژ اسمی ورودی ADC (ولتاژ در مقیاس کامل) است که با حداکثر مقدار خروجی مطابقت دارد. کد، N عمق بیت ADC است. هر چه عمق بیت مبدل بیشتر باشد، وضوح آن بیشتر می شود.

.

این خطا جزء ضربی خطای کل است. گاهی اوقات با شماره EMP مربوطه نشان داده می شود.

خطای افست صفر - مقدار U در زمانی که کد ورودی DAC صفر است. این جزء افزایشی خطای کل است. معمولاً با فرمول تعیین می شود

,

که در آن U in.01 مقدار ولتاژ ورودی است که در آن انتقال کد خروجی از در باره V 1 . اغلب بر حسب میلی ولت یا به صورت درصدی از مقیاس کامل بیان می شود:

.

خطاهای مقیاس کامل و صفر افست ADC را می توان با تنظیم قسمت آنالوگ مدار یا با اصلاح الگوریتم محاسباتی قسمت دیجیتال دستگاه کاهش داد.

خطاهای خطی مشخصه تبدیل را نمی توان با چنین ابزار ساده ای از بین برد، بنابراین آنها مهمترین ویژگی های اندازه شناسی ADC هستند.

غیرخطی بودن حداکثر انحراف مشخصه تبدیل واقعی D(U in) از بهینه است (خط 2 در شکل 24). مشخصه بهینه به صورت تجربی یافت می شود تا مقدار خطای غیرخطی را به حداقل برساند. غیر خطی بودن معمولاً در واحدهای نسبی تعریف می شود، اما در داده های مرجع در EMP نیز آورده شده است. برای ویژگی های نشان داده شده در شکل. 25

.

غیرخطی دیفرانسیل ADC در یک نقطه مشخص k از مشخصه تبدیل، تفاوت بین مقدار کوانتوم تبدیل h k و مقدار متوسط ​​کوانتوم تبدیل h است. در مشخصات ADC های خاص، مقادیر غیرخطی دیفرانسیل به صورت کسری از EMP یا درصد مقیاس کامل بیان می شود. برای ویژگی های نشان داده شده در شکل. 25،

.

خطای خطی دیفرانسیل دو ویژگی مهم ADC را تعیین می کند: ناپدید نشدن کدها و یکنواختی مشخصه تبدیل. عدم ناپدید شدن کدها - خاصیت ADC برای صدور تمام کدهای خروجی ممکن زمانی که ولتاژ ورودی از نقطه اولیه به نقطه پایانی محدوده تبدیل تغییر می کند. نمونه ای از ناپدید شدن کد i+1 در شکل نشان داده شده است. 25. هنگام عادی سازی عدم ناپدید شدن کدها، عمق بیت معادل ADC نشان داده می شود - حداکثر تعداد بیت های ADC که ترکیب کد مربوطه برای آنها ناپدید نمی شود.

یکنواختی مشخصه تبدیل، تغییر ناپذیری علامت افزایش کد خروجی D با تغییر یکنواخت در سیگنال ورودی برای تبدیل است. یکنواختی مقادیر کوچکی از غیرخطی بودن دیفرانسیل و عدم ناپدید شدن کدها را تضمین نمی کند.

ناپایداری دمایی یک مبدل AD با ضرایب دمایی خطای مقیاس کامل و خطای جبران صفر مشخص می شود.

گزینه های پویا

وقوع خطاهای دینامیکی با گسسته سازی سیگنال هایی همراه است که در زمان تغییر می کنند. ما می توانیم پارامترهای ADC زیر را که دقت دینامیکی آن را تعیین می کنند، تشخیص دهیم.

حداکثر فرکانس نمونه برداری (تبدیل) است بالاترین فرکانس، که با تشکیل مقادیر سیگنال نمونه اتفاق می افتد، که در آن پارامتر ADC انتخاب شده فراتر از محدودیت های مشخص شده نمی رود. در نمونه در ثانیه اندازه گیری می شود. پارامتر انتخاب شده می تواند به عنوان مثال، یکنواختی مشخصه تبدیل یا خطای خطی باشد.

زمان تبدیل (t CR) زمان شمارش شده از شروع پالس نمونه برداری یا شروع تبدیل تا خروجی یک کد پایدار مربوط به یک نمونه معین است. برای برخی از ADC ها، مانند شمارش سریال یا ادغام چند چرخه، این مقدار بسته به مقدار سیگنال ورودی متغیر است، برای برخی دیگر، مانند ADC های موازی یا سری-موازی، و همچنین ADC های تقریبی متوالی، تقریباً ثابت است. هنگامی که ADC بدون SHA کار می کند، زمان تبدیل زمان دیافراگم است.

زمان نمونه برداری (استروب) - زمانی که در طی آن یک مقدار نمونه تشکیل می شود. هنگام کار بدون SHA، برابر با زمان تبدیل ADC است.

نویز ADC

در حالت ایده آل، تبدیل های مکرر یک سیگنال ورودی ثابت باید همان کد خروجی را تولید کند. با این حال، به دلیل نویز اجتناب ناپذیر در مدارهای ADC، طیف وسیعی از کدهای خروجی برای یک ولتاژ ورودی مشخص وجود دارد. اگر به ورودی ADC اعمال می کنید سیگنال ثابتو تعداد زیادی تبدیل را یادداشت کنید، نتیجه توزیع کدها خواهد بود. اگر توزیع گاوسی را با هیستوگرام حاصل مطابقت دهیم، انحراف استاندارد تقریباً معادل مقدار RMS نویز ورودی ADC خواهد بود. به عنوان مثال، در شکل. شکل 26 یک هیستوگرام از نتایج 5000 تبدیل ورودی DC انجام شده توسط ADC 16 بیتی AD7-pull-pull سریال به موازی را نشان می دهد.

ولتاژ ورودی از محدوده +5 ولت تا حد ممکن نزدیک به مرکز کد تنظیم شد. همانطور که از هیستوگرام مشاهده می شود، تمام نتایج تبدیل به شش کد تقسیم می شوند. مقدار RMS نویز مربوط به این هیستوگرام 120 میکروولت است.

رابط های ADC

بخش مهمی از مبدل آنالوگ به دیجیتال است رابط دیجیتال، یعنی مدارهایی که ارتباط بین ADC و گیرنده ها را فراهم می کنند سیگنال های دیجیتال. ساختار رابط دیجیتال نحوه اتصال ADC به گیرنده کد خروجی مانند ریزپردازنده، میکروکنترلر یا پردازنده سیگنال دیجیتال را مشخص می کند. ویژگی های رابط دیجیتال مستقیماً بر سطح حد بالایی فرکانس تبدیل ADC تأثیر می گذارد.

متداول ترین روش ارتباطی بین ADC و پردازنده که در آن ADC برای پردازنده است، به عنوان یکی از سلول های حافظه. در این حالت ADC دارای تعداد ورودی آدرس لازم، رمزگشای آدرس است و مستقیماً به گذرگاه آدرس و گذرگاه داده پردازشگر متصل می شود. برای انجام این کار، الزاماً باید دارای مراحل خروجی سه حالته باشد.

یکی دیگر از الزامات عملکرد مشترک ADCها با ریزپردازنده ها که رابط نرم افزاری نامیده می شود، برای هر سیستمی که شامل یک کامپیوتر و یک ADC باشد، مشترک است. راه های مختلفی برای ارتباط برنامه نویسی ADC با پردازنده ها وجود دارد. بیایید موارد اصلی را در نظر بگیریم.

بررسی سیگنال تبدیل. این روش شامل این واقعیت است که دستور شروع تبدیل "شروع" به طور دوره ای از تایمر به ADC ارسال می شود. پردازنده در یک حلقه منتظر سیگنال تبدیل "آماده" از ADC است، پس از آن از حلقه خارج می شود، داده ها را از ADC می خواند و مطابق با آنها، یا به تبدیل بعدی یا اجرای اصلی ادامه می دهد. برنامه، و سپس دوباره وارد حلقه انتظار می شود. در اینجا ADC به عنوان یک Master (Master) و پردازنده به عنوان Slave (Slave) عمل می کند. این روش تقریباً به سخت‌افزار اضافی نیاز ندارد، اما فقط در سیستم‌هایی مناسب است که پردازنده خیلی شلوغ نباشد، یعنی. مدت زمان پردازش داده ها از ADC کمتر از زمان تبدیل ADC است. این روش به شما اجازه می دهد تا عملکرد ADC را به حداکثر برسانید.

اگر مدت زمان پردازش داده ها از ADC به طور قابل توجهی بیشتر از زمان تبدیل ADC باشد، می توانید از نوع دیگری از این روش استفاده کنید که تفاوت آن در این است که سیگنال "شروع" از پردازنده می آید. پردازنده برنامه اصلی پردازش داده را اجرا می کند و سپس داده ها را از ADC می خواند و آن را مجددا راه اندازی می کند. در این حالت، پردازنده به عنوان Master و ADC به عنوان Slave عمل می کند.

وقفه ساده. با صدور دستور "شروع"، پردازنده به کار بر روی برنامه اصلی ادامه می دهد. پس از تکمیل تبدیل، یک سیگنال وقفه تولید می شود، که محاسبات را در پردازنده قطع می کند و روند جستجو برای دستگاه جانبی که سیگنال وقفه را ارسال می کند، آغاز می شود. این روش شامل تکرار از طریق تمام ابزارهای جانبی است تا زمانی که مورد مناسب پیدا شود. مزیت این روش نسبت به روش قبلی این است بیشتردر صورتی که ADC استفاده شده کند باشد، تبدیل در همان زمان است. اگر ADC سریع باشد، این روش عملکرد ممکن است حتی کندتر از روش قبلی باشد، زیرا پردازش وقفه زمان زیادی می برد.

وقفه برداری. تفاوت این روش با روش قبلی این است که همراه با سیگنال وقفه، آدرس برنامه دسترسی به این ADC نیز ارسال می شود. بنابراین، نیازی به تکرار از طریق تمام تجهیزات جانبی نیست.

دسترسی مستقیم به حافظه. در اینجا از وقفه نیز استفاده می شود، اما برخلاف دو روش قبلی، کنترل سیستم وقفه به یک رابط ویژه منتقل می شود که با دور زدن رجیسترهای پردازنده، داده های تبدیل را به حافظه بازنویسی می کند. این به شما امکان می دهد مدت زمان وقفه را به یک سیکل ساعت کاهش دهید. شماره سلول های حافظه در رجیستر آدرس رابط ذخیره می شود. برای این منظور کنترلرهای آی سی برای دسترسی مستقیم به حافظه تولید می شود.

بسته به روش انتقال کلمه خروجی از ADC به گیرنده دیجیتال، مبدل هایی با رابط های داده خروجی سریال و موازی وجود دارد. رابط سریال کندتر از موازی است، اما به شما امکان می دهد با یک گیرنده دیجیتال با تعداد خطوط بسیار کمتر ارتباط برقرار کنید و تعداد خروجی های آی سی را چندین برابر کاهش دهید. بنابراین، معمولا رابط موازیدر ADC های موازی و سری موازی و سریال - در یکپارچه سازی استفاده می شود. تقریب متوالی ADC از هر دو رابط موازی (مثلاً 1108PV2) و سریال (مثلاً AD7893) استفاده می کند. برخی از ADC های تقریبی متوالی (مانند AD7892) هر دو نوع رابط را دارند.

ADC با رابط داده خروجی موازی. در ساده ترین موارد، معمولی برای ADC های موازی و مبدل های اولیه، رابط با استفاده از یک ثبات ذخیره سازی N-bit با سه حالت خروجی پیاده سازی می شود. در اینجا N عمق بیت ADC است. روی انجیر 20 یک نمودار عملکردی از چنین ADC و نمودارهای زمان بندی رابط را نشان می دهد.

در لبه افزایشی سیگنال "شروع"، SHA مبدل به حالت ذخیره سازی می رود و فرآیند تبدیل آغاز می شود. هنگامی که تبدیل کامل شد، یک پالس در خط خروجی "آماده" خروجی می شود که نشان می دهد نتیجه جدیدی در رجیستر خروجی ADC وجود دارد. سیگنال های "CS" (Crystal Select) و "RD" (Read) خروجی داده را برای ارسال به گیرنده کنترل می کنند.

به منظور ساده سازی ارتباط یک ADC چند بیتی (N> 8) با یک ریزپردازنده یا میکروکنترلر 8 بیتی، برخی از آی سی ها (مثلا MAX167) خروجی بایت به بایت کلمه خروجی را پیاده سازی می کنند. اگر سیگنال HBEN، که حالت خروجی را کنترل می کند، کم است، سپس بیت های مرتبه بالای کلمه خروجی به پین ​​های مربوطه خود ارسال می شوند (برای یک ADC 12 بیتی، به پایه های DO8...DO11). در غیر این صورت، آنها به پین ​​های مربوط به بایت کم (برای یک ADC 12 بیتی، به پین ​​های DO0...DO3) تغذیه می شوند.

ADC با رابط داده خروجی سریال. در ADC های تقریبی متوالی مجهز به ساده ترین بخش دیجیتال، مانند MAX176 12 بیتی یا MAX121 14 بیتی، مقدار خروجی را می توان به عنوان یک کد سریال مستقیماً از مقایسه کننده یا ثبت تقریب متوالی (SAR) خواند، همانطور که در بخش توضیح داده شد. 4.1. روی انجیر شکل 21 یک نمودار عملکردی از چنین رابط (a) و نمودارهای زمان بندی عملکرد آن (b) را نشان می دهد.

در اینجا یک نمودار است که رابط SPI را پیاده سازی می کند. پردازنده استاد است. شروع فرآیند تبدیل را با اعمال یک برش به ورودی "شروع" ADC آغاز می کند. دنباله ای از پالس های ساعت از خروجی ساعت پردازنده به ورودی ساعت ADC می آید. با شروع از چرخه دوم پس از شروع، کد سریال کلمه خروجی در خروجی داده ADC توسط مهم ترین بیت های پیش رو تشکیل می شود. این سیگنال به میسو(master - input, slave - output) ورودی پردازنده.

ساده ترین رابط کوتاه ترین زمان چرخه تبدیل-انتقال را فراهم می کند. با این حال، دو اشکال قابل توجه دارد. ابتدا، تعویض مراحل خروجی ADC در حین تبدیل، نویز گذرا را به قسمت آنالوگ مبدل وارد می کند، که باعث کاهش نسبت سیگنال به نویز می شود (به عنوان مثال، برای AD7893 ADC، نویز RMS در حین انتقال داده در حین تبدیل تقریباً سه برابر بیشتر از زمان خواندن داده ها پس از تبدیل است). دوم، اگر ADC داشته باشد زمان بزرگتبدیل، سپس پردازنده برای بخش قابل توجهی از چرخه محاسباتی مشغول دریافت اطلاعات از آن خواهد بود. به این دلایل، مدل‌های ADC سریال مدرن مجهز به یک رجیستر شیفت خروجی هستند که با نتیجه تبدیل از RPP بارگذاری می‌شود. نمودارهای زمان بندی چنین رابطی در شکل نشان داده شده است. 22.

در لبه انتهایی سیگنال "شروع"، SHA به حالت ذخیره سازی می رود و تبدیل آغاز می شود. در این حالت، سیگنال " اشغال" روی خروجی مربوطه ADC تنظیم می شود. هنگامی که تبدیل کامل شد، انتقال داده آغاز می شود. پردازنده دنباله ای از پالس های ساعت CLK را به ورودی ساعت ADC می فرستد. اگر 8

افزایش مدت چرخه "تبدیل - انتقال داده" در مقایسه با ساده ترین رابط معمولاً ناچیز است، زیرا پالس های ساعت می توانند فرکانس بالایی داشته باشند. به عنوان مثال، برای ADC تقریبی متوالی 12 بیتی AD7896، حداقل فاصله نمونه 10 میکرو ثانیه است. از این تعداد، خواندن داده های متوالی تنها 1.6 میکرو ثانیه در فرکانس ساعت 10 مگاهرتز طول می کشد.

رابط سریال سیگما-دلتا ADC با پردازنده ها بسیار ساده در سخت افزار پیاده سازی می شود. به عنوان مثال، برای برقراری ارتباط یک ADC 24 بیتی سه کاناله AD7714 با یک میکروکنترلر 80C51، در ساده ترین حالت، تنها به دو خط نیاز است (شکل 23).

ADC توسط چندین رجیستر داخلی کنترل می شود. اینها عبارتند از: یک رجیستر مبادله، یک رجیستر حالت، دو رجیستر فیلتر، سه رجیستر کالیبراسیون در مقیاس صفر، سه رجیستر کالیبراسیون در مقیاس کامل، و یک ثبت داده. داده ها از طریق رابط سریال روی این ثبات ها نوشته می شوند. همین رابط همچنین به شما امکان می دهد داده ها را از ثبات های مشخص شده بخوانید. هرگونه دسترسی به هر ثبتی باید با عملیات نوشتن در رجیستر مبادله آغاز شود. پس از روشن یا تنظیم مجدد، ADC منتظر نوشتن در رجیستر تبادل می شود. داده های نوشته شده در این رجیستر، نوع عملیات بعدی (خواندن یا نوشتن) و همچنین دسترسی به رجیستر را تعیین می کند. برنامه تعامل بین میکروکنترلر و ADC شامل توالی عملیات زیر است:

نوشتن به رجیستر تبادل: کانال ورودی تنظیم شده است.

در رجیستر بالای فیلتر بنویسید: 4 بیت مهم کلمه فیلتر را تنظیم کنید و حالت دوقطبی/تک قطبی و طول کلمه خروجی را تنظیم کنید.

برای فیلتر کردن رجیستر پایین بنویسید: 8 بیت کم اهمیت کلمه فیلتر را تنظیم کنید.

ثبت در حالت نوشتن: بهره تنظیم شده است، کالیبراسیون خودکار آغاز می شود.

یک سیگنال نظرسنجی می شود که نشان دهنده وجود یک نتیجه تبدیل جدید در ثبت داده است.

خواندن نتیجه از ثبت داده ها.

مراحل 5 و 6 را تا زمانی که تعداد مشخص شده خوانده شود طی کنید.

سیستم های جمع آوری داده ها و مبدل های میکرو

پیچیدگی تدریجی ADCها، ظهور ADCهای چند کاناله، ADCها با دستگاه نمونه داخلی داخلی، ADCها با بخش دیجیتال پیچیده منجر به این واقعیت شده است که در حال حاضر سیستمهای جمع آوری اطلاعات تک تراشه کاملی وجود دارند که سیگنالها را تبدیل می کنند. از بسیاری از حسگرها به یک کد دیجیتال و انتقال آنها به یک میکرو کامپیوتر. بلوک دیاگرام سیستم جمع آوری داده توسعه یافته در شکل نشان داده شده است. 19.

UPK - تقویت کننده بهره قابل برنامه ریزی؛ UVKh - دستگاه نمونه برداری و نگهداری؛ ION - منبع ولتاژ مرجع؛ SD - گذرگاه داده

قلب سیستم یک ADC است که معمولاً یک ADC تقریبی متوالی است. برای کاهش تعداد بسته های آی سی مورد نیاز برای ایجاد یک سیستم اکتساب داده، SHA و منبع ولتاژ مرجع در مدار تعبیه شده است. مالتی پلکسر آنالوگ برای اتصال به چندین منبع ورودی آنالوگ استفاده می شود. برای کاهش فرکانس وقفه پردازنده اصلی، برخی از سیستم های اکتساب داده مجهز به حافظه دسترسی تصادفی FIFO - اولین ورودی - اول خروجی (FIFO - first in - first out) هستند. UPC تقویت کننده اندازه گیری موجود در سیستم، بهره خود را با فرمان مدار کنترل تغییر می دهد. این به شما امکان می دهد تا محدوده سیگنال های آنالوگ را از ورودی های مختلف یکسان کنید.

مدار کنترل ممکن است شامل حافظه دسترسی تصادفی (RAM) باشد که از واحد پردازشگر اصلی دستورالعمل های عملیاتی بارگیری می شود. این دستورات حاوی اطلاعاتی در مورد حالت‌های عملیاتی برای استفاده، کدام کانال‌های ورودی باید تک سیم باشند و کدام‌ها باید برای تشکیل جفت‌های دیفرانسیل با هم ترکیب شوند، هر کدام از کانال‌ها چقدر و به چه ترتیبی باید نمونه‌برداری شود. تایمر دیجیتال تعبیه شده در سیستم اکتساب داده، نرخ تبدیل ADC را تعیین می کند.

یک مثال معمولی از یک سیستم اکتساب داده، AD7581 (آنالوگ داخلی - 572PV4) است که شامل یک مالتی پلکسر آنالوگ 8 ورودی، یک ADC تقریبی متوالی 8 بیتی و یک حافظه FIFO 8x8 بیتی است. مثال دیگر AD1B60 است که شامل یک مالتی پلکسر آنالوگ 8 ورودی، یک تقویت کننده ابزار دقیق بهره قابل برنامه ریزی 1 تا 128، یک ADC 16 بیتی مبتنی بر VLF یکپارچه، مرجع، ریزپردازنده، رم حالت و ROM پیکربندی است. یکی از پیشرفته ترین آنها، سیستم جمع آوری داده LM12458 است که شامل یک مالتی پلکسر آنالوگ 8 ورودی، SHA، یک ADC تقریبی متوالی 13 بیتی، حافظه FIFO 32x16 بیتی، رم دستورالعمل و یک تایمر دیجیتال 16 بیتی است.

برای بهبود عملکرد، تنظیم بهره و نمونه‌گیری داده‌ها را می‌توان برای هر کانال جداگانه انجام داد. به عنوان مثال، سیستم اکتساب داده 4 کانالی AD7865 شامل چهار مدار مقیاس سیگنال ورودی و چهار دستگاه ردیابی/ذخیره قبل از مالتی پلکسر است.

دسته خاصی از دستگاه ها با مبدل های آنالوگ به دیجیتال هستند میکرو مبدل ها. مدتی پیش، تلاش هایی برای ایجاد ماتریس های قابل برنامه ریزی آنالوگ، یعنی. دستگاه هایی که شامل آپ امپ و سایر سلول های آنالوگ هستند که می توانند توسط نرم افزار به هم متصل شوند. این تلاش ها از نظر تجاری موفقیت آمیز نبود. اخیراً برخی از شرکت ها مانند دستگاه های آنالوگ شروع به تولید دستگاه های قابل برنامه ریزی برای تبدیل سیگنال های آنالوگ از جمله ADC چند کاناله، میکروکنترلر و DAC یک یا دو کاناله کرده اند. چنین میکروکانورتر سیگنال های آنالوگ را دریافت می کند، آنها را به کدهای دیجیتال تبدیل می کند، این کدها را طبق برنامه ذخیره شده در رام میکروکنترلر پردازش می کند و با استفاده از DAC دوباره نتایج را به سیگنال های آنالوگ تبدیل می کند. با تسلیم آنالوگ خالص فقط در سرعت، چنین مداری با انعطاف پذیری و دقت عملکردی عالی متمایز می شود. به طور خاص، میکرومبدل ADuC812 شامل یک مالتی پلکسر 8 کانالی، SHA، یک ADC تقریبی متوالی 12 بیتی با عملکرد 200 کیلو پی اس، دو DAC 12 بیتی و یک میکروکنترلر با مجموعه دستورالعمل خانواده MCS-51 است.

ADC های موازی

ADCهای این نوع با استفاده از مجموعه ای از مقایسه کننده های متصل به موازات منبع سیگنال ورودی، کوانتیزاسیون سیگنال را به طور همزمان انجام می دهند. روی انجیر شکل 3 اجرای روش تبدیل AD موازی را برای یک عدد 3 بیتی نشان می دهد.

سه رقم باینری می تواند نشان دهنده هشت عدد مختلف از جمله صفر باشد. بنابراین به هفت مقایسه کننده نیاز است. هفت ولتاژ مرجع با فاصله مساوی با استفاده از یک تقسیم کننده مقاومتی تولید می شود.

اگر ولتاژ ورودی اعمال شده از محدوده 5/2 ساعت تا 7/2 ساعت فراتر نرود، جایی که h=U op /7 کوانتوم ولتاژ ورودی مربوط به واحد کمترین رقم قابل توجه ADC است، مقایسه کننده ها از 1 تا 3 به حالت تنظیم می شوند 1 ، و مقایسه کنندگان از 4 تا 7 - به ایالت 0 . تبدیل این دسته از کدها به یک عدد دودویی سه رقمی توسط دستگاهی منطقی به نام رمزگذار اولویت انجام می شود که نمودار حالت آن در جدول 1 نشان داده شده است.

میز 1

اتصال یک رمزگذار اولویت به طور مستقیم به خروجی ADC می تواند منجر به نتیجه اشتباه هنگام خواندن کد خروجی شود. اجازه دهید به عنوان مثال، انتقال از سه به چهار یا در کد باینری از 011 به 100 را در نظر بگیریم. هفت مقدار خطا در این حالت نیمی از محدوده اندازه گیری شده خواهد بود.

از آنجایی که نتایج تبدیل AD معمولاً بر روی یک دستگاه حافظه نوشته می شود، ممکن است مقدار کاملاً اشتباهی بدست آید. این مشکل را می توان به عنوان مثال با استفاده از دستگاه نمونه گیری و نگهداری (SHA) حل کرد. برخی از مدارهای مجتمع (IC) ADCهای موازی، مانند MAX100، مجهز به SHAهای فوق سریع با زمان نمونه برداری در حد 0.1 ns هستند. راه دیگر استفاده از کد خاکستری است که ویژگی بارز آن این است که هنگام انتقال از یک مقدار کد به مقدار دیگر، تنها یک موقعیت کد تغییر می کند. در نهایت، در برخی از ADCها (مثلا MAX1151)، به منظور کاهش احتمال خرابی در هنگام تبدیل AD موازی، از چرخه فشار-کشش استفاده می‌شود، زمانی که حالت‌های خروجی مقایسه کننده ابتدا ثابت می‌شوند و سپس بعد از حالت رمزگذار اولویت ایجاد می شود، با اعمال یک یال فعال به ورودی ساعت رجیستر خروجی، رجیستر خروجی روی آن نوشته می شود. کلمه ADC.

همانطور که از جدول مشخص است. 1، هنگامی که سیگنال ورودی افزایش می یابد، مقایسه کننده ها روی حالت تنظیم می شوند 1 به ترتیب از پایین به بالا هنگامی که سیگنال ورودی به سرعت شیب دارد، این توالی تضمین نمی شود، زیرا تفاوت در زمان های تاخیر ممکن است باعث شود مقایسه کننده ها به ترتیب دیگری سوئیچ شوند. کدگذاری اولویت از خطای ممکن در این مورد جلوگیری می کند، زیرا آنهایی که دارای بیت های کم اهمیت هستند توسط scrambler اولویت در نظر گرفته نمی شوند.

با توجه به عملکرد همزمان مقایسه کننده ها، ADC موازی سریعترین است. به عنوان مثال، یک مبدل هشت بیتی از نوع MAX104 به دست آوردن 1 Gsample در ثانیه با زمان تاخیر سیگنال بیش از 1.2 ns امکان پذیر می شود. نقطه ضعف این طرح پیچیدگی بالای آن است. در واقع، یک ADC موازی N بیتی شامل 2 مقایسه کننده N-1 و 2 N مقاومت همسان است. پیامد این امر هزینه بالا (صدها دلار آمریکا) و مصرف انرژی قابل توجه است. همون MAX104 مثلا حدود 4 وات مصرف میکنه.

ADC های سریال

ADC شمارش سریال

تقریب متوالی ADC

ADC شمارش سریال

این مبدل یک ADC سریال تقریبی واحد معمولی است و از یک مقایسه کننده، یک شمارنده و یک DAC تشکیل شده است (شکل 8). یک ورودی مقایسه کننده سیگنال ورودی و دیگری سیگنال بازخوردی از DAC دریافت می کند.

عملیات مبدل با رسیدن یک پالس ماشه آغاز می شود، که شمارنده ای را روشن می کند که تعداد پالس های دریافتی از ژنراتور ساعت GTI را جمع آوری می کند. کد خروجی شمارنده به DAC داده می شود که آن را به سیستم عامل U ولتاژ فیدبک تبدیل می کند. فرآیند تبدیل تا زمانی ادامه می یابد که ولتاژ فیدبک برابر با ولتاژ ورودی باشد و مقایسه کننده سوئیچ می شود که با سیگنال خروجی خود، جریان پالس های ساعت به شمارنده را متوقف می کند. انتقال خروجی مقایسه کننده از 1 V 0 به معنای تکمیل فرآیند تبدیل است. کد خروجی متناسب با ولتاژ ورودی در انتهای تبدیل، از خروجی شمارنده خوانده می شود.

زمان تبدیل این نوع ADC متغیر بوده و با ولتاژ ورودی تعیین می شود. حداکثر مقدار آن مربوط به حداکثر ولتاژ ورودی است و با ظرفیت شمارنده باینری N و فرکانس پالس ساعت f سیکل برابر است با

t pr.max \u003d (2 N -1) / f چرخه. (5)

به عنوان مثال، هنگامی که N=10 و f سیکل = 1 مگاهرتز، t pr.max = 1024 میکروثانیه، که حداکثر نرخ نمونه برداری حدود 1 کیلوهرتز را فراهم می کند.

خطای تبدیل استاتیک توسط کل خطای استاتیک DAC و مقایسه کننده مورد استفاده تعیین می شود. فرکانس شمارش پالس ها باید با در نظر گرفتن تکمیل فرآیندهای گذرا در آنها انتخاب شود.

هنگام کار بدون دستگاه نمونه گیری و نگه داشتن، زمان دیافراگم با زمان تبدیل برابر است. در نتیجه، نتیجه تبدیل به شدت به ریپل ولتاژ ورودی بستگی دارد. در حضور امواج با فرکانس بالا، مقدار متوسط ​​کد خروجی به طور غیر خطی به مقدار متوسط ​​ولتاژ ورودی بستگی دارد. این بدان معنی است که ADC های این نوع بدون دستگاه نمونه گیری و نگه داشتن آن برای عملکرد با ولتاژهای ثابت یا آهسته در حال تغییر مناسب هستند که در طول تبدیل بیش از مقدار کوانتوم تبدیل تغییر نمی کند.

بنابراین، یکی از ویژگی های ADC شمارش متوالی، نرخ نمونه برداری کم است که به چندین کیلوهرتز می رسد. مزیت ADC این کلاس، سادگی نسبی ساخت است که توسط ماهیت متوالی فرآیند تبدیل تعیین می شود.

تقریب متوالی ADC

این نوع مبدل که در ادبیات به عنوان ADC متعادل کننده بیت نیز نامیده می شود، رایج ترین نوع ADC های سریال است.

عملکرد این دسته از مبدل ها بر اساس اصل دوگانگی است، یعنی مقایسه متوالی مقدار اندازه گیری شده با 1/2، 1/4، 1/8 و غیره. از حداکثر مقدار ممکن آن این به N-bit تقریب متوالی ADC اجازه می دهد تا کل فرآیند تبدیل را در N مرحله متوالی (تکرار) به جای 2 N -1 هنگام استفاده از شمارش متوالی انجام دهد و افزایش عملکرد قابل توجهی داشته باشد. بنابراین، در حال حاضر در N=10 این افزایش به 100 برابر می رسد و اجازه می دهد تا با کمک چنین ADC هایی تا 10 5 ... 10 6 تبدیل در ثانیه به دست آورید. در عین حال، خطای استاتیکی این نوع مبدل ها که عمدتاً توسط DAC استفاده شده در آن تعیین می شود، می تواند بسیار ناچیز باشد که باعث می شود تا رزولوشن تا 18 بیت را با نرخ نمونه برداری تا حداکثر مشاهده کنید. 200 کیلوهرتز (به عنوان مثال، DSP101 از Burr-Brown).

اصول ساخت و بهره برداری از تقریب متوالی ADC را با استفاده از مثال یک ساختار کلاسیک در نظر بگیرید (شکل 9) آمبدل 4 بیتی، متشکل از سه جزء اصلی: یک مقایسه کننده، یک ثبت تقریب متوالی (SAR) و یک DAC.

پس از اینکه دستور "شروع" داده شد، با رسیدن اولین پالس ساعت، RPP به زور کدی معادل نیمی از مقیاس خود را به ورودی DAC تنظیم می کند (برای یک DAC 4 بیتی، این 1000 2 = 8 10 است). . به همین دلیل، ولتاژ U os در خروجی DAC (شکل 9 ب)

که در آن h کوانتوم ولتاژ خروجی DAC است که مربوط به واحد کمترین بیت مهم (EMP) است. این مقدار نیمی از محدوده ممکن سیگنال های تبدیل شده است. اگر ولتاژ ورودی بیشتر از این مقدار باشد، خروجی مقایسه کننده روی تنظیم می شود 1 ، اگر کمتر است، پس 0 . در این مورد آخر، مدار کنترل باید مهم ترین بیت d 3 را به حالت صفر برگرداند. بلافاصله پس از این، باقی مانده است

U in - d 3 2 3 h

به همین ترتیب با نزدیکترین رقم کم اهمیت مقایسه می شود و غیره. پس از چهار مرحله یکسان سازی مشابه، یک عدد باینری در رجیستر تقریب متوالی ظاهر می شود که از آن، پس از تبدیل دیجیتال به آنالوگ، ولتاژ مربوط به U in با دقت 1 EMP به دست می آید. عدد خروجی را می توان از RPP به شکل یک کد باینری موازی روی N خط خواند. علاوه بر این، همانطور که از شکل 1 مشاهده می شود، در هنگام تبدیل در خروجی مقایسه کننده، مشاهده می شود. 9 ب، شماره خروجی به صورت یک کد سریال با مهمترین ارقام رو به جلو تشکیل می شود.

سرعت یک ADC از این نوع با مجموع زمان ته نشینی t مجموعه DAC به یک مقدار ثابت با خطای بیش از 0.5 EMP، زمان تعویض مقایسه کننده t به و تأخیر انتشار سیگنال در ثبت تقریب متوالی تعیین می شود. t z. مجموع t به + t s یک مقدار ثابت است و t دهان با کاهش وزن تخلیه کاهش می یابد. بنابراین می توان از فرکانس ساعت بالاتر برای تعیین بیت های کم اهمیت استفاده کرد. با تغییر بیتی چرخه f، می توان زمان تبدیل t pr را تا 40% کاهش داد. برای این کار می توان یک کنترلر در ADC قرار داد.

هنگام کار بدون دستگاه نمونه گیری و نگه داشتن، زمان دیافراگم برابر است با زمان بین شروع و پایان واقعی تبدیل، که مانند ADC شمارش متوالی، اساساً به سیگنال ورودی بستگی دارد، یعنی. متغیر است. خطاهای دیافراگم حاصل نیز غیرخطی هستند. بنابراین، برای استفاده مؤثر از تقریب متوالی ADC، SHA باید بین ورودی آن و منبع سیگنال تبدیل شده متصل شود. اکثر آی سی های ADC تقریبی متوالی در حال حاضر موجود هستند (به عنوان مثال، 12 بیتی MAX191، 16 بیتی AD7882، و غیره) دارای دستگاه های نگهدارنده نمونه داخلی هستند یا اغلب، دستگاه های نگهدارنده (Track-hold) که توسط ADC کنترل می شوند. سیگنال ماشه . دستگاه ردیابی و ذخیره سازی با این واقعیت متمایز می شود که دائماً در حالت نمونه گیری قرار دارد و فقط برای مدت زمان تبدیل سیگنال به حالت ذخیره سازی تغییر می کند.

این کلاس از ADC از نظر سرعت، هزینه و وضوح بین ADC های سری موازی و یکپارچه جایگاه متوسطی را اشغال می کند و به طور گسترده در سیستم های کنترل، نظارت و پردازش سیگنال دیجیتال استفاده می شود.

یکپارچه سازی ADC ها

ADC ادغام چند چرخه

سیگما دلتا ADC

مبدل های ولتاژ فرکانس

نقطه ضعف ADC های متوالی بالا، ایمنی کم نویز نتایج تبدیل است. در واقع، نمونه برداری از مقدار لحظه ای ولتاژ ورودی معمولاً شامل عبارتی به شکل مقدار نویز آنی است. متعاقباً، در طول پردازش دیجیتالی توالی نمونه ها، این مؤلفه را می توان سرکوب کرد، اما این نیاز به زمان و منابع محاسباتی دارد. در ADCهای مورد بحث در زیر، سیگنال ورودی به طور مداوم یا در یک بازه زمانی معین یکپارچه می شود که مدت آن معمولاً به عنوان مضربی از دوره نویز انتخاب می شود. این امر در بسیاری از موارد امکان سرکوب تداخل در مرحله تبدیل را فراهم می کند. هزینه ای که باید برای این پرداخت کرد کاهش عملکرد ADC های یکپارچه است.

ADC ادغام چند چرخه

یک نمودار ساده از یک ADC که در دو چرخه اصلی کار می کند (ADC فشاری-کششی) در شکل نشان داده شده است. 10.

تبدیل از دو مرحله عبور می کند: مرحله یکپارچه سازی و مرحله محاسبه. در ابتدای مرحله اول کلید S 1 بسته و کلید S 2 باز است. یکپارچه ساز وولتاژ ورودی U ورودی را یکپارچه می کند. زمان ادغام ولتاژ ورودی t 1 ثابت است. به عنوان یک تایمر، شمارنده با ضریب تبدیل K sch استفاده می شود، به طوری که

در پایان یکپارچه سازی، ولتاژ خروجی یکپارچه ساز است

. (7)

جایی که U in.av. - میانگین در طول زمان t 1 ولتاژ ورودی. پس از پایان مرحله یکپارچه سازی، کلید S 1 باز می شود و کلید S 2 بسته می شود و ولتاژ مرجع U op به ورودی انتگرالگر تغذیه می شود. در این حالت ولتاژ مرجع انتخاب می شود که علامت آن مخالف ولتاژ ورودی است. همانطور که در شکل نشان داده شده است، در مرحله شمارش، ولتاژ خروجی انتگرالگر به صورت خطی در مقدار مطلق کاهش می یابد. یازده

مرحله شمارش زمانی به پایان می رسد که ولتاژ خروجی یکپارچه ساز از صفر عبور کند. در این حالت مقایسه کننده K تغییر می کند و شمارش متوقف می شود. فاصله زمانی که مرحله شمارش در آن انجام می شود توسط معادله تعیین می شود

. (8)

جایگزینی مقدار U و (t 1) از (7) به (8) با در نظر گرفتن این واقعیت که

که در آن n 2 - محتویات شمارنده پس از پایان مرحله شمارش، به نتیجه می رسیم

. (10)

از این فرمول نتیجه می شود که یک ویژگی متمایز از روش ادغام چند چرخه این است که نه فرکانس ساعت و نه ثابت ادغام RC بر نتیجه تأثیر نمی گذارد. فقط لازم است که فرکانس ساعت در طول زمان t 1 + t 2 ثابت بماند. این را می توان با استفاده از یک مولد ساعت ساده به دست آورد، زیرا رانش های فرکانس زمانی یا حرارتی قابل توجهی در زمانی غیرقابل مقایسه بیشتر از زمان تبدیل رخ می دهد.

هنگام استخراج عبارات (6)...(10)، دیدیم که نتیجه نهایی شامل مقادیر لحظه ای ولتاژ تبدیل شده نیست، بلکه فقط مقادیر میانگین شده در طول زمان t 1 را شامل می شود. بنابراین، ولتاژ متناوب ضعیف تر می شود، فرکانس آن بیشتر است.

اجازه دهید ضریب انتقال تداخل K p را برای ادغام ADC فشار کش تعیین کنیم. اجازه دهید ورودی انتگرالگر یک سیگنال هارمونیک با دامنه واحد با فرکانس f با فاز اولیه دلخواه j دریافت کند. مقدار متوسط ​​این سیگنال در زمان ادغام t 1 است

این مقدار به حداکثر مدول خود در j = +/- pk، k=0، 1، 2،... در این مورد می رسد.

. (12)

از (12) نتیجه می شود که ولتاژ متناوب که دوره آن عدد صحیحی برابر با t 1 است، کاملاً سرکوب شده است (شکل 12). بنابراین، توصیه می شود فرکانس ساعتی را انتخاب کنید که سیکل Kcf f برابر یا مضربی از دوره ولتاژ شبکه صنعتی باشد.

تصحیح صفر خودکار تبدیل سیگنال های ورودی دوقطبی

همانطور که از (10) به دست می آید، دقت استاتیکی ADC یکپارچه سازی چند سیکلی تنها با دقت منبع ولتاژ مرجع و افست صفر انتگرالگر و مقایسه کننده تعیین می شود که به ولتاژ مرجع اضافه می شود. صفر افست را می توان با جبران خودکار حذف کرد. برای انجام این کار، یک مرحله تنظیم صفر اضافی به چرخه تبدیل وارد می شود (شکل 11 را ببینید)، که در طی آن یکپارچه ساز از منابع سیگنال جدا شده و همراه با مقایسه کننده، با بازخورد منفی عمیق پوشانده می شود، همانطور که در شکل نشان داده شده است. 13. در اینجا از op-amp به عنوان مقایسه کننده استفاده می شود. یک دنبال کننده غیر معکوس بین یکپارچه ساز و ورودی ADC به عنوان تقویت کننده بافر B متصل می شود.

در فاز جبران صفر خودکار کلیدهای S 1 , S 3 , S 5 باز و کلیدهای S 2 , S 4 , S 6 , S 7 بسته هستند. بنابراین، یکپارچه ساز، مقایسه کننده و تقویت کننده بافر یک پیرو ولتاژ را تشکیل می دهند که ولتاژ خروجی آن U k به خازن جبران کننده خودکار C ak عرضه می شود. ولتاژ ورودی تقویت کننده بافر صفر است و ولتاژ خروجی آن صفر است. 0b U 0b +U 0i، که در آن U 0i افست صفر انتگرالگر است. در همان زمان، خازن C op از منبع ولتاژ مرجع شارژ می شود.

در مرحله ادغام ولتاژ ورودی، کلیدهای S 4 و S 7 باز می شوند و S 1 بسته می شوند. از آنجایی که ولتاژ سرتاسر خازن Cak در این مدت ذخیره می شود، انحراف صفر در مرحله یکپارچه سازی جبران می شود. در این حالت، رانش صفر تنها با ناپایداری کوتاه مدت تعیین می شود که بسیار کم است. همین امر در مورد مرحله شمارش نیز صادق است.

از آنجایی که دو تقویت کننده به صورت سری در مدار جبران افست صفر به هم متصل هستند، خود نوسانات به راحتی می توانند رخ دهند. برای تثبیت سری با کلید S 7، باید یک مقاومت متصل شود.

پس از پایان مرحله یکپارچه سازی، مدار کنترل ولتاژ خروجی مقایسه کننده را تجزیه و تحلیل می کند. اگر مقدار متوسط ​​ولتاژ ورودی مثبت باشد، خروجی مقایسه کننده روی یک ولتاژ سطح بالا تنظیم می شود. در این حالت همزمان با باز شدن کلید S 1 ، کلیدهای S 4 و S 5 بسته می شوند و خازن C op را با ولتاژ مرجع ذخیره شده روی آن به ورودی تقویت کننده بافر وصل می کنیم و به گونه ای که این ولتاژ دارای قطبی مخالف قطب منبع ولتاژ مرجع است. اگر مقدار متوسط ​​ولتاژ ورودی منفی باشد، خروجی مقایسه کننده روی یک ولتاژ سطح پایین تنظیم می شود. سپس کلیدهای S 3 و S 6 بسته می شوند و خازن مرجع را با قطب های دیگر به ورودی تقویت کننده بافر متصل می کنند. در هر دو مورد، در مرحله شمارش، ولتاژ انتگرالگر U و (t) در جهت مخالف آن چیزی که در مرحله یکپارچه سازی اتفاق افتاد تغییر می کند. در همان زمان، مدار کنترل یک کد کاراکتر تولید می کند. بنابراین، در ساده ترین حالت، کد خروجی ADC یک کد امضا مستقیم است.

ADCهای ادغام چند چرخه یکپارچه به شکل آی سی های نیمه هادی ساخته می شوند. دو گروه اصلی را می توان تشخیص داد:

مدارهایی با خروجی موازی یا سریال برای رابط با ریزپردازنده ها (به عنوان مثال، ICL7109، کلمه خروجی که شامل 12 بیت علامت مثبت در یک کد موازی 14 یا 8 بیتی، یا علامت مثبت 18 بیتی MAX132 با یک رابط سریال است).

مدارهایی با شمارنده های اعشاری باینری با رمزگشاهابرای کنترل نشانگرهای هفت بخش، از جمله شاخص های چندگانه. چنین ADC ها به عنوان پایه ای برای ولت متر دیجیتال استفاده می شود. به عنوان مثال می توان به ICL7106 (آنالوگ داخلی - 572PV5) با دامنه شمارش +/-2000 یا ICL7135 (آنالوگ داخلی - 572PV6) با محدوده +/-40000 شمارش اشاره کرد.

سیگما دلتا ADC

ADCهای یکپارچه چند چرخه دارای معایبی هستند. اول، غیر خطی بودن پاسخ استاتیکی گذرا تقویت کننده عملیاتی، که یکپارچه ساز روی آن انجام می شود، به طور قابل توجهی بر غیر خطی بودن انتگرال مشخصه تبدیل ADC با وضوح بالا تأثیر می گذارد. برای کاهش تأثیر این عامل، ADC ها چند چرخه ساخته می شوند. به عنوان مثال، یک AD7550 13 بیتی در چهار چرخه تبدیل می شود. یکی دیگر از معایب این ADC ها این واقعیت است که ادغام سیگنال ورودی تنها حدود یک سوم چرخه تبدیل را می گیرد. برای دو سوم چرخه، مبدل سیگنال ورودی را دریافت نمی کند. این باعث بدتر شدن خواص سرکوب کننده ADC یکپارچه می شود. ثالثاً، یک ADC یکپارچه چند چرخه باید به تعداد نسبتاً زیادی مقاومت خارجی و خازن با دی الکتریک با کیفیت بالا مجهز شود، که به طور قابل توجهی فضای اشغال شده توسط مبدل را بر روی برد افزایش می دهد و در نتیجه تأثیر آن را افزایش می دهد. دخالت.

این کاستی ها تا حد زیادی در طراحی ADC سیگما-دلتا برطرف شده است (در ادبیات اولیه، این مبدل ها ADC های متعادل یا متعادل شارژ نامیده می شدند). این مبدل ها نام خود را مدیون وجود دو بلوک در آنها هستند: یک جمع کننده (عملیات - S) و یک انتگرال (تعیین عملیات - D). یکی از اصول تعبیه شده در چنین مبدل هایی که باعث کاهش خطای ایجاد شده توسط نویز و در نتیجه افزایش وضوح می شود، میانگین گیری نتایج اندازه گیری در بازه زمانی طولانی است.

اجزای اصلی ADC یک مدولاتور سیگما-دلتا و یک فیلتر دیجیتال است. طرح مدولاتور سیگما-دلتای n بیتی مرتبه اول در شکل نشان داده شده است. 14. عملکرد این مدار بر اساس کم کردن از سیگنال ورودی U به (t) مقدار سیگنال در خروجی DAC است که در چرخه قبلی مدار به دست آمده است. تفاوت حاصل یکپارچه شده و سپس توسط یک ADC موازی با ظرفیت کم به کد تبدیل می شود. دنباله کدها به یک فیلتر پایین گذر دیجیتال داده می شود.

ترتیب مدولاتور بر اساس تعداد یکپارچه کننده ها و جمع کننده ها در مدار آن تعیین می شود. مدولاتورهای سیگما دلتا نمرتبه شامل نجمع کننده ها و نیکپارچه سازها و نسبت سیگنال به نویز بیشتری را با همان نرخ نمونه نسبت به مدولاتورهای مرتبه اول ارائه می دهند. نمونه هایی از مدولاتورهای مرتبه سیگما دلتا عبارتند از AD7720 تک کاناله مرتبه هفتم و ADMOD79 دو کاناله مرتبه پنجم.

پرکاربردترین آنها به عنوان بخشی از آی سی مدولاتورهای سیگما-دلتای تک بیتی هستند که در آنها یک مقایسه کننده به عنوان ADC و یک سوئیچ آنالوگ به عنوان DAC استفاده می شود (شکل 15). اصل عملکرد در جدول توضیح داده شده است. 2 در مثال تبدیل یک سیگنال ورودی برابر با 0.6 V، با U op = 1 V. اجازه دهید ثابت زمانی ادغام انتگرالگر از نظر عددی برابر با دوره پالس های ساعت باشد. در دوره صفر، ولتاژ خروجی انتگرالگر به صفر می رسد. خروجی DAC نیز روی ولتاژ صفر تنظیم شده است. سپس مدار از مدار نشان داده شده در جدول عبور می کند. توالی 9 حالت.

جدول 2

در دوره های ساعت 2 و 7، حالت های سیستم یکسان است، زیرا با یک سیگنال ورودی ثابت U در 0.6 ولت، چرخه عملیات پنج دوره ساعت طول می کشد. میانگین خروجی DAC در یک چرخه در واقع مقدار ولتاژ 0.6 ولت را به دست می دهد:

(1-1+1+1+1)/5=0,6.

برای تشکیل کد خروجی چنین مبدلی، لازم است به نحوی دنباله بیت ها در خروجی مقایسه کننده در قالب یک کد واحد به یک کد موقعیتی باینری سریال یا موازی تبدیل شود. در ساده ترین حالت، این کار را می توان با استفاده از یک شمارنده باینری انجام داد. بیایید در مثال خود یک شمارنده 4 بیتی در نظر بگیریم. شمارش بیت ها در خروجی مقایسه کننده برای یک سیکل 16 چرخه، عدد 13 را به دست می دهد. به راحتی می توان دریافت که با U در = 1 V، خروجی مقایسه کننده همیشه یک خواهد بود که عدد 16 را در هر چرخه می دهد. ، یعنی سرریز شمارنده برعکس، در U در = - 1 ولت، خروجی مقایسه کننده همیشه صفر خواهد بود، که محتویات شمارنده را در پایان سیکل برابر با صفر می کند. اگر U در = 0 باشد، همانطور که از جدول مشاهده می شود. 2، نتیجه شمارش چرخه 8 10 یا 1000 2 خواهد بود. این بدان معنی است که شماره خروجی ADC در یک کد تغییر یافته نشان داده می شود. در این مثال، حد بالای مقیاس کامل 1111 2 یا +7 10 و حد پایین - 0000 2 یا -8 10 خواهد بود. همانطور که از نیمه سمت چپ جدول قابل مشاهده است، در U in = 0.6 V. 2، محتویات شمارنده در کد افست 13 10 خواهد بود که مربوط به +5 است. با توجه به اینکه +8 با U در \u003d 1 V مطابقت دارد، متوجه می شویم

5*1/8=0.625>0.6V.

هنگام استفاده از یک شمارنده باینری به عنوان مبدل جریان بیتی که از خروجی مقایسه کننده می آید، لازم است یک چرخه تبدیل ثابت را تخصیص دهیم که مدت زمان آن برابر با حاصلضرب چرخه K sf f است. پس از اتمام آن، به عنوان مثال، با استفاده از یک لچ و تنظیم مجدد شمارنده، نتیجه باید خوانده شود. در این مورد، از نقطه نظر خواص سرکوب کننده نویز، ADC های سیگما-دلتا به ADC های یکپارچه چند چرخه نزدیک هستند. از این منظر، استفاده از فیلترهای دیجیتال با مدت زمان محدود فرآیندهای گذرا در سیگما-دلتا ADC کارآمدتر است.

ADC های سیگما دلتا معمولاً از فیلترهای دیجیتال با پاسخ فرکانسی (AFC) به شکل (sinx/x) استفاده می کنند. تابع انتقال چنین فیلتری در دامنه z توسط

,

که در آن M یک عدد صحیح است که توسط نرم افزار تنظیم می شود و برابر است با نسبت فرکانس ساعت مدولاتور به نرخ نمونه فیلتر. (نرخ نمونه نرخی است که داده ها با آن به روز می شوند.) به عنوان مثال، برای AD7714 ADC، این عدد می تواند از 19 تا 4000 متغیر باشد. در حوزه فرکانس، ماژول تابع انتقال فیلتر

. (13)

روی انجیر شکل 16 نموداری از مشخصه دامنه فرکانس یک فیلتر دیجیتال را نشان می دهد که بر اساس عبارت (13) در چرخه f = 38.4 کیلوهرتز و M = 192 ساخته شده است، که مقدار فرکانس نمونه گیری را نشان می دهد که با اولین فرکانس ناچ منطبق است. فیلتر ADC، تعداد f = 50 هرتز. مقایسه این پاسخ فرکانسی با نسبت دفع نویز ADC با ادغام دو برابری (نگاه کنید به شکل 12) خواص سرکوب نویز را به طور قابل توجهی بهتر از ADC سیگما-دلتا نشان می دهد.

در عین حال، استفاده از فیلتر پایین گذر دیجیتال به عنوان بخشی از ADC سیگما-دلتا به جای شمارنده باعث ایجاد گذرا در هنگام تغییر ولتاژ ورودی می شود. البته زمان ته نشین شدن فیلترهای دیجیتال با مدت زمان محدود گذرا، همانطور که از نام آنها پیداست، چهار دوره فرکانس نمونه برداری برای یک فیلتر به شکل (sinx / x) 3 و سه دوره برای صفر شدن اولیه فیلتر است. این امر عملکرد سیستم های اکتساب داده مبتنی بر ADC های سیگما-دلتا را کاهش می دهد. بنابراین آی سی های AD7730 و AD7731 مجهز به فیلتر دیجیتال پیچیده ای تولید می شوند که سوئیچ کانال را با زمان ته نشینی 1 میلی ثانیه فراهم می کند و در عین حال عمق بیت موثر حداقل 13 بیت را حفظ می کند (به اصطلاح حالت مرحله سریع). معمولا فیلتر دیجیتال روی همان تراشه مدولاتور ساخته می شود، اما گاهی اوقات آنها به صورت دو آی سی مجزا در دسترس هستند (مثلاً AD1555 یک مدولاتور مرتبه چهارم و AD1556 یک فیلتر دیجیتال است).

مقایسه ADC سیگما-دلتا با ADC ادغام چند چرخه مزایای قابل توجهی از اولی را نشان می دهد. اول از همه، خطی بودن مشخصه تبدیل سیگما-دلتا ADC بالاتر از خطی بودن ADC ادغام چند چرخه با هزینه برابر است. این با این واقعیت توضیح داده می شود که یکپارچه کننده ADC سیگما-دلتا در محدوده دینامیکی بسیار باریکتری عمل می کند و غیرخطی بودن پاسخ گذرا تقویت کننده ای که یکپارچه ساز بر روی آن ساخته شده است تأثیر بسیار کمتری دارد. ظرفیت خازن یکپارچه کننده در ADC سیگما-دلتا بسیار کمتر است (ده ها پیکوفاراد)، بنابراین این خازن را می توان مستقیماً روی تراشه آی سی ساخت. در نتیجه، سیگما-دلتا ADC عملاً هیچ عنصر خارجی ندارد، که به طور قابل توجهی منطقه اشغال شده توسط آن را بر روی برد کاهش می دهد و سطح نویز را کاهش می دهد. در نتیجه، برای مثال، ADC 24 بیتی سیگما-دلتا AD7714 به عنوان یک آی سی تک تراشه در یک بسته 24 پین تولید می شود، 3 مگاوات برق مصرف می کند و تقریباً 14 دلار هزینه دارد، و HI-7159 18 بیتی. ADC یکپارچه هشت چرخه 75 مگاوات مصرف می کند و حدود 30 دلار هزینه دارد. علاوه بر این، ADC سیگما-دلتا پس از 3-4 شمارش پس از تغییر مرحله در سیگنال ورودی شروع به ارائه نتیجه صحیح می کند که 60-80 میلی ثانیه با مقدار فرکانس ناچ اول برابر با 50 هرتز و 20 بیت است. وضوح، و حداقل زمان تبدیل ADC HI -7159 برای وضوح 18 بیت و همان فرکانس ناچ 140 میلی ثانیه است. تعدادی از شرکت های پیشرو IC A/D، مانند دستگاه های آنالوگ و Burr-Brown، اکنون ADC های یکپارچه چند چرخه را کنار گذاشته اند و به طور کامل به سمت تبدیل A/D با وضوح بالا به ADC های سیگما-دلتا حرکت کرده اند.

ADC های با وضوح بالا Sigma-delta یک بخش دیجیتالی توسعه یافته از جمله یک میکروکنترلر دارند. این به شما امکان می دهد حالت های صفر کردن خودکار و خود کالیبراسیون در مقیاس کامل را پیاده سازی کنید، ضرایب کالیبراسیون را ذخیره کنید و آنها را به درخواست یک پردازنده خارجی انتقال دهید.

مبدل های ولتاژ فرکانس

بر اساس مبدل های ولتاژ فرکانس (VFC)، ADC های یکپارچه می توانند ساخته شوند که دقت تبدیل نسبتا بالایی را با هزینه کم ارائه می دهند. انواع مختلفی از PNP وجود دارد. VLF ها با مدت زمان پالس خروجی مشخص بیشترین کاربرد را پیدا کرده اند. بلوک دیاگرام چنین PFC در شکل نشان داده شده است. 17. طبق این طرح، آی سی VFC-32 ساخته شد (آنالوگ داخلی - 1108PP1).

PFC به شرح زیر عمل می کند. تحت عمل سیگنال ورودی مثبت Uin، ولتاژ U و در خروجی انتگرالگر کاهش می یابد. در این حالت کلید S باز است. هنگامی که ولتاژ U و به صفر کاهش می یابد، مقایسه کننده K تغییر می کند و در نتیجه یک شات شروع می شود. تک ویبراتور یک پالس با مدت زمان T پایدار تولید می کند و کلید را کنترل می کند. توالی این پالس ها سیگنال خروجی VFC است. کلید بسته می شود و جریان I در حین T وارد می شود و وارد ورودی انتگرال می شود و باعث افزایش ولتاژ خروجی انتگرال می شود. علاوه بر این، روند توصیف شده دوباره تکرار می شود.

پالس های جریان جریان ناشی از ولتاژ ورودی U را متعادل می کند. در حالت ثابت

.

این دلالت می کنه که

, (14)

که در آن U in.sr مقدار متوسط ​​ولتاژ ورودی برای دوره T است. بیان (14) نشان می دهد که دقت تبدیل با دقت تنظیم جریان مرجع I op تعیین می شود، دقت نگه داشتن مدت زمان پالس T یک شات و همچنین دقت مقاومت R. ظرفیت خازن انتگرالگر بر فرکانس PLF تأثیری ندارد.

بنابراین، در اصل، VFC ولتاژ ورودی را به یک کد واحد تبدیل می کند. برای تبدیل آن به موقعیت باینری می توانید از شمارنده استفاده کنید. طرح ADC یکپارچه بر اساس VLF در شکل نشان داده شده است. 18. شمارنده باینری تعداد پالس های دریافت شده از VLF را برای دوره T count = 1/f count، که توسط پالس های شمارش تنظیم شده است، شمارش می کند، که با آن محتویات شمارنده در رجیستر لچ خروجی وارد می شود. به دنبال آن یک تنظیم مجدد شمارنده انجام می شود. تعداد پالس های n شمارش شده توسط شمارنده در طول زمان شمارش T،

.

در اینجا U vh.sr - مقدار متوسط ​​ولتاژ ورودی برای کل دوره شمارش T.

اگر به جای یک ویبراتور، یک ماشه D که توسط پالس های فرکانس پایدار کلاک شده است روشن شود، می توان دقت VLF را به میزان قابل توجهی افزایش داد. به راحتی می توان دید (شکل 16 را ببینید) که در این مورد VLF به یک مدولاتور سیگما-دلتا یک بیتی تبدیل می شود.

سری - ADC های موازی

ADC های چند مرحله ای

ADC های سری موازی چند چرخه

ADC های خط لوله

ADC های سری موازی سازشی بین تمایل به دستیابی به عملکرد بالا و تمایل به انجام این کار با کمترین هزینه ممکن است. ADCهای سری موازی در وضوح و سرعت بین ADCهای موازی و ADCهای تقریبی متوالی متوسط ​​هستند. ADC های سری موازی به چند مرحله ای، چند چرخه ای و خط لوله تقسیم می شوند.

ADC های چند مرحله ای

در یک ADC چند مرحله ای، فرآیند تبدیل سیگنال ورودی در فضا جدا می شود. به عنوان مثال، در شکل. شکل 4 نمودار یک ADC 8 بیتی دو مرحله ای را نشان می دهد.

ADC بالا یک تبدیل تقریبی سیگنال را به چهار بیت مهم کد خروجی انجام می دهد. سیگنال های دیجیتال از خروجی ADC به رجیستر خروجی و به طور همزمان به ورودی یک DAC پرسرعت 4 بیتی تغذیه می شود. در بسیاری از آی سی های ADC چند مرحله ای (AD9042، AD9070 و غیره)، این DAC با توجه به مجموع جریان های روی کلیدهای دیفرانسیل ساخته می شود، اما برخی (AD775، AD9040A و غیره) حاوی یک DAC با جمع ولتاژ هستند. باقیمانده کم کردن ولتاژ خروجی DAC از ولتاژ ورودی مدار به ورودی ADC2 تغذیه می شود که ولتاژ مرجع آن 16 برابر کمتر از ولتاژ ADC1 است. در نتیجه کوانتوم ADC2 16 برابر کوچکتر از کوانتوم ADC1 است. این باقیمانده، دیجیتالی شده توسط ADC2، کم اهمیت ترین چهار بیت کد خروجی است. تفاوت بین ADC1 و ADC2 در درجه اول در نیاز به دقت نهفته است: ADC1 باید همان دقت مبدل 8 بیتی را داشته باشد، در حالی که ADC2 می تواند دقت مبدل 4 بیتی را داشته باشد.

البته مقادیر تقریباً تقریبی و دقیق باید با همان ولتاژ ورودی U در (t j) مطابقت داشته باشند. با توجه به تاخیر سیگنال در مرحله اول، اما تاخیر زمانی رخ می دهد. بنابراین، هنگام استفاده از این روش، ولتاژ ورودی باید توسط یک دستگاه نمونه برداری ثابت نگه داشته شود تا زمانی که کل عدد به دست آید.

ADC های سری موازی چند چرخه

نمونه ای از یک ADC سریال موازی 8 بیتی را در نظر بگیرید که به نوع چند چرخه تعلق دارد (شکل 5). در اینجا فرآیند تبدیل در زمان جدا می شود.

مبدل از یک ADC موازی 4 بیتی تشکیل شده است که h کوانتومی آن با مقدار ولتاژ مرجع، یک DAC 4 بیتی و یک دستگاه کنترل تعیین می شود. اگر حداکثر سیگنال ورودی 2.56 ولت باشد، در اولین چرخه مبدل با یک مرحله کوانتیزاسیون h 1 = 0.16 V کار می کند. در این زمان، کد ورودی DAC صفر است. دستگاه کنترل کلمه دریافتی از ADC را در سیکل اول به چهار بیت مهم رجیستر خروجی می فرستد، این کلمه را به ورودی DAC تغذیه می کند و ولتاژ مرجع ADC را به میزان 16 کاهش می دهد. بنابراین، در چرخه دوم، مرحله کوانتیزاسیون h 2 = 0.01 ولت و مابقی که با کم کردن ولتاژ خروجی DAC از ولتاژ ورودی مدار تشکیل می شود، به نوک پایین کلمه خروجی تبدیل می شود.

بدیهی است که ADCها و DACهای 4 بیتی مورد استفاده در این مدار باید دارای دقت 8 بیتی باشند، در غیر این صورت ممکن است کدها حذف شوند، یعنی. با افزایش یکنواخت ولتاژ ورودی، کد خروجی ADC مقادیری را از مقیاس خود نمی گیرد. همانطور که در مبدل قبلی، ولتاژ ورودی ADC چند چرخه در طول تبدیل باید بدون تغییر باشد، که برای آن یک دستگاه نمونه گیری و نگه داشتن باید بین ورودی آن و منبع سیگنال ورودی متصل شود.

سرعت ADC چند چرخه در نظر گرفته شده توسط کل زمان تبدیل یک ADC 4 بیتی، زمان پاسخ مدارهای کنترل دیجیتال، زمان ته نشینی DAC با خطای بیش از 0.2 ... 0.3 کوانتومی 8- تعیین می شود. بیت ADC، و زمان تبدیل ADC دو بار در کل تبدیل زمان گنجانده شده است. در نتیجه، ceteris paribus، این نوع مبدل کندتر از مبدل دو مرحله ای است که در بالا مورد بحث قرار گرفت. با این حال، ساده تر و ارزان تر است. از نظر سرعت، ADC های چند چرخه یک موقعیت متوسط ​​بین ADC های چند مرحله ای و ADC های تقریبی متوالی را اشغال می کنند. نمونه هایی از ADC های چند چرخه عبارتند از AD7886 12 بیتی سه چرخه با زمان تبدیل 1 میکرو ثانیه یا AD1382 سه چرخه 16 بیتی با زمان تبدیل 2 میکرو ثانیه.

ADC های خط لوله

سرعت یک ADC چند مرحله ای را می توان با اعمال اصل خط لوله پردازش چند مرحله ای سیگنال ورودی افزایش داد. در یک ADC چند مرحله ای معمولی (شکل 4)، ابتدا بیت های مرتبه بالای کلمه خروجی توسط مبدل ADC1 تشکیل می شوند و سپس سیگنال خروجی DAC برقرار می شود. در این بازه، ADC2 بیکار است. در مرحله دوم، در هنگام تبدیل باقیمانده توسط مبدل ADC2، ADC1 بیکار است. با معرفی عناصر تاخیر سیگنال های آنالوگ و دیجیتال بین مراحل مبدل، یک ADC خط لوله به دست می آوریم که مدار نسخه 8 بیتی آن در شکل نشان داده شده است. 6.

نقش عنصر تأخیر آنالوگ توسط دستگاه نگهدارنده نمونه UVKh2 و عنصر دیجیتال - با چهار فلیپ فلاپ D انجام می شود. فلیپ فلاپ ها انتقال نیبل بالا به رجیستر خروجی را با یک سیکل ساعت CLK به تاخیر می اندازند.

سیگنال های نمونه گیری تولید شده از سیگنال ساعت در زمان های مختلف به SVH1 و SVH2 می رسند (شکل 7). SVH2 دیرتر از SVH1 برای مدت زمانی برابر با کل تاخیر انتشار سیگنال از طریق ADC1 و DAC به حالت ذخیره سازی تغییر می کند. لبه سقوط سیگنال ساعت، نوشتن کدها را روی D-flip-flops و ثبات خروجی کنترل می کند. پردازش کامل سیگنال ورودی حدود دو سیکل CLK طول می کشد، اما فرکانس وقوع مقادیر جدید کد خروجی برابر با فرکانس سیگنال ساعت است.

بنابراین، معماری خط لوله امکان افزایش قابل توجهی (چند برابر) حداکثر نرخ نمونه برداری یک ADC چند مرحله ای را فراهم می کند. این واقعیت که در این مورد کل تاخیر انتشار سیگنال حفظ می شود، که مربوط به یک ADC چند مرحله ای معمولی با تعداد مساوی از مراحل است، قابل توجه نیست، زیرا زمان پردازش دیجیتال بعدی این سیگنال ها هنوز چندین برابر از این تاخیر بیشتر است. به همین دلیل می توان با کاهش عمق بیت هر مرحله، تعداد مراحل ADC را بدون افت عملکرد افزایش داد. به نوبه خود، افزایش تعداد مراحل تبدیل پیچیدگی ADC را کاهش می دهد. در واقع، برای مثال، برای ساختن یک ADC 12 بیتی از چهار 3 بیتی، به 28 مقایسه کننده نیاز است، در حالی که اجرای آن از دو 6 بیتی به 126 مقایسه کننده نیاز دارد.

معماری خط لوله دارای تعداد زیادی ADC چند مرحله ای است که در حال حاضر تولید می شود. به طور خاص، AD9040A 2 مرحله ای 10 بیتی، که تا 40 میلیون تبدیل در ثانیه (MPs) انجام می دهد، 4 مرحله ای 12 بیتی AD9220 (10 MPs)، مصرف تنها 250 مگاوات، و غیره هنگام انتخاب یک ADC خط لوله ، باید در نظر داشته باشید که بسیاری از آنها اجازه عملیات با نرخ نمونه پایین را نمی دهند. به عنوان مثال، سازنده عملکرد AD9040A با نرخ تبدیل کمتر از 10 MP، AD9022 3 مرحله ای 12 بیتی با فرکانس کمتر از 2 MP و غیره را توصیه نمی کند. این به این دلیل است که SHA های داخلی دارای نرخ تخلیه نسبتاً بالایی از خازن های ذخیره هستند، بنابراین عملکرد با یک دوره کلاک زیاد منجر به تغییر قابل توجهی در سیگنال تبدیل شده در طول تبدیل می شود.

مبدل های دیجیتال به آنالوگ

اطلاعات کلی

مبدل دیجیتال به آنالوگ (DAC) برای تبدیل یک عدد که معمولاً به عنوان یک کد باینری تعریف می شود، به ولتاژ یا جریان متناسب با مقدار کد دیجیتال طراحی شده است. مدار مبدل های دیجیتال به آنالوگ بسیار متنوع است. روی انجیر شکل 1 طرح طبقه بندی DAC را بر اساس ویژگی های مدار نشان می دهد. علاوه بر این، آی سی مبدل های دیجیتال به آنالوگ بر اساس معیارهای زیر طبقه بندی می شوند:

بر اساس نوع سیگنال خروجی: با جریان خروجی و خروجی به صورت ولتاژ.

با توجه به نوع رابط دیجیتال: با ورودی سریال و با ورودی موازی کد ورودی.

بر اساس تعداد DAC روی یک تراشه: تک کاناله و چند کاناله.

برحسب سرعت: سرعت متوسط ​​و زیاد.

برنج. 1. طبقه بندی DAC

پارامترهای DAC

پارامترهای استاتیک

گزینه های پویا

با افزایش مداوم مقادیر سیگنال دیجیتال ورودی D(t) از 0 تا 2 N-1 از طریق واحد کمترین رقم قابل توجه (EMP)، سیگنال خروجی U o (t) یک منحنی پلکانی را تشکیل می دهد. این وابستگی معمولاً مشخصه تبدیل DAC نامیده می شود. در صورت عدم وجود خطاهای سخت افزاری، نقاط میانی پله ها روی خط مستقیم ایده آل 1 قرار دارند (شکل 22) که با مشخصه تبدیل ایده آل مطابقت دارد. مشخصه تبدیل واقعی می تواند از نظر اندازه و شکل پله ها و همچنین موقعیت آنها در صفحه مختصات به طور قابل توجهی با حالت ایده آل متفاوت باشد. تعدادی پارامتر برای تعیین کمیت این تفاوت ها وجود دارد.

پارامترهای استاتیک

وضوح - افزایش U هنگام تبدیل مقادیر مجاور D j، یعنی. در EMR متفاوت است. این افزایش مرحله کوانتیزاسیون است. برای کدهای تبدیل دودویی، مقدار اسمی مرحله کوانتیزه کردن h=U psh /(2 N-1) است، که در آن U psh حداکثر ولتاژ اسمی خروجی DAC (ولتاژ در مقیاس کامل) است، N عمق بیت است. DAC. هر چه عمق بیت مبدل بیشتر باشد، وضوح آن بیشتر می شود.

خطای مقیاس کامل - تفاوت نسبی بین مقادیر واقعی و ایده آل حد مقیاس تبدیل در غیاب افست صفر.

.

این جزء ضربی خطای کل است. گاهی اوقات با شماره EMP مربوطه نشان داده می شود.

خطای آفست صفر - مقدار U وقتی که کد ورودی DAC صفر است. این جزء افزایشی خطای کل است. معمولاً بر حسب میلی ولت یا به صورت درصدی از مقیاس کامل بیان می شود:

.

غیرخطی بودن حداکثر انحراف مشخصه تبدیل واقعی U out (D) از بهینه (خط 2 در شکل 22) است. مشخصه بهینه به صورت تجربی یافت می شود تا مقدار خطای غیرخطی را به حداقل برساند. غیر خطی بودن معمولاً در واحدهای نسبی تعریف می شود، اما در داده های مرجع در EMP نیز آورده شده است. برای ویژگی های نشان داده شده در شکل. 22

.

غیر خطی بودن دیفرانسیل حداکثر تغییر (با در نظر گرفتن علامت) انحراف مشخصه واقعی تبدیل U out (D) از بهینه هنگام حرکت از یک مقدار کد ورودی به مقدار مجاور دیگر است. معمولاً در واحدهای نسبی یا در EMP تعریف می شود. برای ویژگی های نشان داده شده در شکل. 22،

.

یکنواختی مشخصه تبدیل افزایش (کاهش) در ولتاژ خروجی DAC U با افزایش (کاهش) در کد ورودی D است. اگر غیرخطی دیفرانسیل بیشتر از مرحله کوانتیزاسیون نسبی h / U psh باشد، پس مشخصه مبدل غیر یکنواخت است.

ناپایداری دمایی یک مبدل DA با ضرایب دمایی خطای مقیاس کامل و خطای جبران صفر مشخص می شود.

خطاهای مقیاس کامل و صفر افست را می توان با کالیبراسیون (تریم) اصلاح کرد. خطاهای غیرخطی را نمی توان با روش های ساده حذف کرد.

گزینه های پویا

پارامترهای دینامیکی DAC با تغییر در سیگنال خروجی با تغییر ناگهانی در کد ورودی، معمولاً از مقدار "همه صفرها" به "همه یک ها" تعیین می شوند (شکل 23).

زمان تسویه - فاصله زمانی از لحظه تغییر کد ورودی (در شکل 23 t = 0) تا لحظه ای که برابری برای آخرین بار برآورده می شود.

| U out -U psh | = d / 2،

با d/2 معمولاً مربوط به EMP است.

نرخ چرخش - حداکثر نرخ تغییر U out (t) در طول فرآیند گذرا. به عنوان نسبت افزایشی تعریف می شود  تو از زمان  t که برای آن این افزایش رخ داده است. معمولاً در مشخصات فنی یک DAC با سیگنال خروجی به صورت ولتاژ مشخص می شود. برای یک DAC با خروجی جریان، این پارامتر تا حد زیادی به نوع Op-amp خروجی بستگی دارد.

ضرب DAC ها با خروجی ولتاژ اغلب در فرکانس بهره واحد و پهنای باند توان نقل می شوند که در درجه اول توسط ویژگی های تقویت کننده خروجی تعیین می شود.

نویز DAC

نویز می تواند در خروجی یک DAC به دلایل مختلف ناشی از فرآیندهای فیزیکی رخ داده در دستگاه های نیمه هادی ظاهر شود. برای ارزیابی کیفیت یک DAC با وضوح بالا، مرسوم است که از مفهوم نویز RMS استفاده شود. آنها معمولاً در nV/Hz) 1/2 در یک باند فرکانسی معین اندازه گیری می شوند.

انتشار (تداخل ضربه) - انفجارهای کوتاه یا افت شدید ولتاژ خروجی که در هنگام تغییر مقادیر کد خروجی به دلیل عدم همزمانی باز و بسته شدن سوئیچ های آنالوگ در بیت های مختلف DAC رخ می دهد. به عنوان مثال، اگر در حین انتقال از مقدار کد 011 ... 111 به مقدار 100 ... 000، کلید مهم ترین رقم DAC با جمع جریان وزن دیرتر از کلیدهای کمترین باز می شود. ارقام قابل توجه بسته می شوند، سپس یک سیگنال برای مدتی در خروجی DAC وجود خواهد داشت که مربوط به کد 000...000 است.

اشکالات معمولی DACهای پرسرعت هستند، جایی که ظرفیت خازنی که می تواند آنها را صاف کند به حداقل می رسد. یک راه رادیکال برای سرکوب موارد پرت، استفاده از دستگاه های نمونه گیری و نگه داشتن آن است. انتشار بر اساس مساحت آنها (بر حسب pV*s) تخمین زده می شود.

DAC های موازی

DAC با جمع جریان های وزنی

بیشتر مدارهای DAC موازی بر اساس مجموع جریان ها هستند که قدرت هر یک از آنها متناسب با وزن بیت دیجیتال است و فقط جریان بیت هایی که مقادیر آنها برابر با 1 است باید جمع شوند. برای مثال، تبدیل یک کد باینری چهار بیتی به سیگنال جریان آنالوگ ضروری است. برای چهارمین رقم مهم (SZR)، وزن 2 3 = 8، برای رقم سوم - 2 2 = 4، برای دومین - 2 1 = 2 و برای جونیور (MSR) - 2 0 = 1 خواهد بود. . اگر وزن MZR I MZR = 1 mA، I SZR = 8 mA و حداکثر جریان خروجی مبدل I vy.max = 15 mA و مطابق با کد 1111 2 است. واضح است که برای مثال کد 1001 2 مطابق با I o =9 mA و غیره خواهد بود. بنابراین، لازم است مداری ساخته شود که تولید و سوئیچینگ را طبق قوانین داده شده جریان وزن دقیق فراهم کند. ساده ترین مداری که این اصل را اجرا می کند در شکل نشان داده شده است. 3.

مقاومت مقاومت ها به گونه ای انتخاب می شوند که هنگام بسته شدن کلیدها، جریانی متناسب با وزن تخلیه از آنها عبور کند. زمانی که بیت متناظر کلمه ورودی برابر با یک باشد، کلید باید بسته شود. جریان خروجی توسط

با ظرفیت DAC بالا، مقاومت های تنظیم جریان باید با دقت بالایی مطابقت داده شوند. سخت ترین الزامات دقت بر مقاومت های با مرتبه بالا اعمال می شود، زیرا گسترش جریان در آنها نباید از جریان کمترین میزان قابل توجهی تجاوز کند. بنابراین، گسترش مقاومت در رقم k باید کمتر از R / R=2 - k باشد.

از این شرط نتیجه می شود که گسترش مقاومت مقاومت، به عنوان مثال، در رقم چهارم نباید از 3٪ و در رقم 10 - 0.05٪ و غیره تجاوز کند.

طرح در نظر گرفته شده، با تمام سادگی، دارای یک دسته کامل از کاستی ها است. اولاً، برای کدهای ورودی مختلف، جریان گرفته شده از منبع ولتاژ مرجع (REF) متفاوت خواهد بود و این بر مقدار ولتاژ خروجی REF تأثیر می گذارد. ثانیاً، مقادیر مقاومت مقاومت های وزنی می تواند هزاران بار متفاوت باشد و این امر اجرای این مقاومت ها را در آی سی های نیمه هادی بسیار دشوار می کند. علاوه بر این، مقاومت مقاومت های مرتبه بالا در DAC های چند بیتی می تواند با مقاومت یک کلید بسته متناسب باشد و این منجر به خطای تبدیل می شود. ثالثاً، در این طرح، ولتاژ قابل توجهی به کلیدهای باز اعمال می شود که ساخت آنها را پیچیده می کند.

این کاستی ها در مدار AD7520 DAC (آنالوگ داخلی 572PA1) که توسط Analog Devices در سال 1973 ساخته شد، که در حال حاضر اساساً یک استاندارد صنعتی است (بسیاری از مدل های DAC سریال بر اساس آن ساخته می شوند) برطرف شده است. این طرح در شکل نشان داده شده است. 4. ترانزیستورهای MOS به عنوان کلید در اینجا استفاده می شوند.

برنج. 4. مدار DAC با سوئیچ ها و ماتریس امپدانس ثابت

در این طرح، تنظیم ضرایب وزنی مراحل مبدل با تقسیم متوالی ولتاژ مرجع با استفاده از یک ماتریس مقاومتی امپدانس ثابت انجام می شود. عنصر اصلی چنین ماتریسی یک تقسیم کننده ولتاژ است (شکل 5) که باید شرایط زیر را برآورده کند: اگر با مقاومت R n بارگیری شود، مقاومت ورودی R در آن نیز باید مقدار Rn را بگیرد. ضریب تضعیف مدار =U 2 /U 1 در این بار باید مقدار معینی داشته باشد. وقتی این شرایط برآورده شد، عبارات زیر را برای مقاومت ها به دست می آوریم:

مطابق با شکل 4.

از آنجایی که در هر موقعیتی از کلیدها Sk آنها پایانه‌های پایینی مقاومت‌ها را به گذرگاه مدار مشترک متصل می‌کنند، منبع ولتاژ مرجع با مقاومت ورودی ثابت R در =R بارگذاری می‌شود. این تضمین می کند که ولتاژ مرجع برای هر کد ورودی DAC بدون تغییر باقی می ماند.

مطابق شکل 4، جریان های خروجی مدار توسط روابط تعیین می شود

و جریان ورودی

از آنجایی که پایانه‌های پایینی مقاومت‌های 2R ماتریس، در هر حالتی از کلیدهای S k، از طریق مقاومت کم کلیدهای بسته به گذرگاه مدار مشترک متصل می‌شوند، ولتاژ روی کلیدها همیشه کوچک و در عرض چند میلی‌ولت است. این امر ساخت سوئیچ ها و مدارهای کنترل آنها را ساده می کند و امکان استفاده از ولتاژ مرجع از طیف وسیعی از جمله قطبیت های مختلف را فراهم می کند. از آنجایی که جریان خروجی DAC به صورت خطی به U op بستگی دارد (نگاه کنید به (8))، مبدل هایی از این نوع می توانند برای ضرب سیگنال آنالوگ (با اعمال آن به ورودی ولتاژ مرجع) توسط یک کد دیجیتال استفاده شوند. چنین DACهایی ضرب کننده (MDAC) نامیده می شوند.

دقت این طرح با این واقعیت کاهش می یابد که برای DAC های با ظرفیت بالا، لازم است مقاومت های R 0 کلیدها با جریان های تخلیه مطابقت داده شود. این امر مخصوصاً برای کلیدهای سفارش بالا بسیار مهم است. به عنوان مثال، در DAC 10 بیتی AD7520، ترانزیستورهای MOS کلیدی شش بیت مهم از نظر مساحت متفاوت ساخته می شوند و مقاومت R 0 آنها بر اساس کد باینری (20، 40، 80، :، 640 اهم) افزایش می یابد. به این ترتیب افت ولتاژ روی کلیدهای شش رقم اول برابر می شود (تا 10 میلی ولت) که یکنواختی و خطی بودن پاسخ گذرا DAC را تضمین می کند. DAC 572PA2 12 بیتی غیرخطی دیفرانسیل تا 0.025٪ (1 LSM) دارد.

DAC های مبتنی بر سوئیچ های MOS به دلیل ظرفیت ورودی زیاد سوئیچ های MOS عملکرد نسبتا کمی دارند. همان 572PA2 دارای زمان ته نشینی برای جریان خروجی در هنگام تغییر کد ورودی از 000...0 به 111...1 است که برابر با 15 میکرو ثانیه است. DAC7611 12 بیتی Burr-Braun دارای زمان ته نشینی 10 میکرو ثانیه است. در عین حال، DAC های مبتنی بر سوئیچ های MOS دارای حداقل مصرف انرژی هستند. همان DAC7611 فقط 2.5 مگاوات مصرف می کند. اخیراً مدل های DAC از نوع مورد بحث در بالا با سرعت بالاتری ظاهر شده اند. به عنوان مثال، AD7943 12 بیتی دارای زمان ته نشینی جریان 0.6 میکرو ثانیه و مصرف برق تنها 25 میکرووات است. خود مصرفی کم به این DAC های ریز توان اجازه می دهد تا مستقیماً از منبع ولتاژ مرجع تغذیه شوند. در عین حال، آنها حتی ممکن است یک خروجی برای اتصال یک ION مانند AD5321 نداشته باشند.

DAC در منابع فعلی

DAC ها در منابع فعلی دقت بالاتری دارند. برخلاف نسخه قبلی که در آن جریان های وزنی توسط مقاومت های نسبتا کم مقاومت ایجاد می شود و در نتیجه به مقاومت کلیدها و بار بستگی دارد، در این حالت، جریان های وزنی توسط منابع جریان ترانزیستوری با مقاومت دینامیکی بالا یک نمودار ساده از DAC در منابع جریان در شکل نشان داده شده است. 6.

برنج. 6. مدار DAC روی منابع جریان

جریان های وزنی با استفاده از یک ماتریس مقاومتی تشکیل می شوند. پتانسیل پایه های ترانزیستورها یکسان است و به طوری که پتانسیل امیترهای همه ترانزیستورها با هم برابر باشد، مساحت امیتر آنها متناسب با فاکتورهای وزنی متفاوت می شود. مقاومت سمت راست ماتریس مانند نمودار شکل به یک گذرگاه مشترک متصل نیست. 4، اما به دو ترانزیستور یکسان متصل به موازات VT 0 و VT n، در نتیجه جریان عبوری از VT 0 برابر با نصف جریان VT 1 است. ولتاژ ورودی برای ماتریس مقاومتی با استفاده از ترانزیستور مرجع VT op و تقویت کننده عملیاتی OU1 ایجاد می شود که ولتاژ خروجی آن به گونه ای تنظیم می شود که جریان کلکتور ترانزیستور VT op مقدار I op را بگیرد. جریان خروجی برای N-bit DAC

نمونه‌های معمولی از DAC در سوئیچ‌های جریان با ترانزیستورهای دوقطبی به عنوان کلید، یک 12 بیتی 594PA1 با زمان ته نشینی 3.5 µs و خطای خطی بیش از 0.012٪ و یک AD565 12 بیتی با زمان ته نشینی 0.2 µs با همان خطای خطی حتی سریعتر AD668 است که دارای زمان ته نشینی 90 ns و همان خطای خطی است. از پیشرفت های جدید، می توان به AD9764 14 بیتی با زمان ته نشینی 35 ns و خطای خطی بیش از 0.01٪ اشاره کرد.

مراحل دیفرانسیل دوقطبی اغلب به عنوان کلیدهای جریان Sk استفاده می شود که در آن ترانزیستورها در حالت فعال کار می کنند. این امر زمان ته نشینی را به چند نانوثانیه کاهش می دهد. مدار سوئیچ جریان در تقویت کننده های دیفرانسیل در شکل نشان داده شده است. 7.

مراحل دیفرانسیل VT 1 -VT 3 و VT "1 -VT" 3 از شیرهای استاندارد ESL تشکیل می شوند. جریان I k که از ترمینال کلکتور پیرو امیتر خروجی می گذرد، جریان خروجی سلول است. اگر یک ولتاژ سطح بالا به ورودی دیجیتال D k اعمال شود، ترانزیستور VT 3 باز می شود و ترانزیستور VT "3 بسته می شود. جریان خروجی با عبارت تعیین می شود.

دقت به طور قابل توجهی افزایش می یابد اگر مقاومت R e با یک منبع جریان ثابت جایگزین شود، همانطور که در مدار در شکل 1. 6. با توجه به تقارن مدار، امکان تشکیل دو جریان خروجی - مستقیم و معکوس وجود دارد. سریع ترین مدل های این DAC دارای سطوح ورودی ESL هستند. به عنوان مثال می توان به MAX555 12 بیتی اشاره کرد که زمان ته نشینی آن 4 ns تا 0.1 درصد است. از آنجایی که سیگنال های خروجی این DAC ها محدوده RF را می گیرند، امپدانس خروجی 50 یا 75 اهم دارند که باید با امپدانس مشخصه کابل متصل به خروجی مبدل مطابقت داشته باشد.

تشکیل سیگنال خروجی به صورت ولتاژ

راه های مختلفی برای تولید ولتاژ خروجی برای DAC با مجموع جریان های وزنی وجود دارد. دو مورد از آنها در شکل نشان داده شده است. 8.

برنج. 8. تشکیل ولتاژ بر روی جریان خروجی DAC

روی انجیر 8a مداری را با مبدل جریان به ولتاژ روی یک تقویت کننده عملیاتی (op-amp) نشان می دهد. این مدار برای تمام DAC های خروجی جریان مناسب است. از آنجایی که مقاومت های فیلمی که جریان های وزنی DAC را تعیین می کنند دارای ضریب مقاومت دمایی قابل توجهی هستند، مقاومت فیدبک R oc باید روی تراشه DAC و در همان فرآیند تکنولوژیکی ساخته شود که معمولاً انجام می شود. این امر باعث می شود تا ناپایداری دمای مبدل را به میزان 300:400 کاهش دهید.

برای یک DAC روی کلیدهای MOS، با در نظر گرفتن (8)، ولتاژ خروجی مدار در شکل. 8 الف

معمولاً مقاومت مقاومت بازخورد R OS \u003d R. در این مورد

اکثر مدل های DAC ظرفیت خروجی قابل توجهی دارند. به عنوان مثال، برای AD7520 با سوئیچ های MOS، بسته به کد ورودی، خروجی خروجی 30:120 pF است، برای AD565A با منابع فعلی، خروجی = 25 pF است. این ظرفیت به همراه امپدانس خروجی DAC و مقاومت R os، یک قطب اضافی در پاسخ فرکانسی حلقه بازخورد op-amp ایجاد می کند که می تواند باعث ناپایداری به شکل خود تحریکی شود. این به ویژه برای DAC های دارای سوئیچ MOS با کد ورودی صفر خطرناک است. در R os = 10 کیلو اهم، فرکانس قطب دوم حدود 100 کیلوهرتز در عمق بازخورد 100٪ خواهد بود. در این حالت، تقویت‌کننده‌ای که فرکانس بهره واحد آن f t بیش از 500 کیلوهرتز باشد، به وضوح حاشیه‌های پایداری کافی نخواهد داشت. برای حفظ پایداری، می توانید یک خازن C k را به موازات مقاومت R os وصل کنید که ظرفیت آن در اولین تقریب می تواند برابر با C در نظر گرفته شود. برای انتخاب دقیق تر Ck، لازم است تجزیه و تحلیل کاملی از پایداری مدار با در نظر گرفتن ویژگی های یک آپ امپ خاص انجام شود. این اقدامات آنقدر عملکرد مدار را به شدت کاهش می دهد که یک وضعیت متناقض ایجاد می شود: برای حفظ عملکرد بالا حتی یک DAC ارزان قیمت، ممکن است به یک آپ امپ پرسرعت نسبتاً گران قیمت (با زمان ته نشینی کوتاه) نیاز باشد.

مدل‌های اولیه DAC با سوئیچ‌های MOS (AD7520، 572PA1، و غیره) اجازه می‌دهند ولتاژ منفی روی سوئیچ‌ها از 0.7 ولت تجاوز نکند، بنابراین، برای محافظت از سوئیچ‌ها، باید یک دیود شاتکی بین خروجی‌های DAC متصل شود، همانطور که در شکل نشان داده شده است. 8 الف.

برای مبدل دیجیتال به آنالوگ در منابع جریان، جریان خروجی را می توان با استفاده از یک مقاومت به ولتاژ تبدیل کرد (شکل 8b). در این مدار، خود تحریکی غیرممکن است و سرعت حفظ می شود، با این حال، دامنه ولتاژ خروجی باید کوچک باشد (به عنوان مثال، برای AD565A در حالت دوقطبی در + 1 ولت). در غیر این صورت، ترانزیستورهای منبع جریان ممکن است از حالت خطی خارج شوند. این حالت در مقادیر کم مقاومت بار ارائه می شود: Rn 1 کیلو اهم. برای افزایش دامنه سیگنال خروجی DAC در این مدار، می توانید یک آمپلی فایر غیر معکوس را به آپ امپ به خروجی آن متصل کنید.

برای DAC های دارای سوئیچ MOS، می توانید از اتصال معکوس ماتریس مقاومتی برای دریافت سیگنال خروجی به صورت ولتاژ استفاده کنید (شکل 9).

برنج. 9. روشن کردن معکوس DAC با سوئیچ های MOS

برای محاسبه ولتاژ خروجی، رابطه بین ولتاژ U i در کلید S i و ولتاژ گرهی U "i را پیدا می کنیم. اجازه دهید از اصل برهم نهی استفاده کنیم. تمام ولتاژهای روی کلیدها را برابر با صفر در نظر می گیریم، به جز برای ولتاژ در نظر گرفته شده U i. هنگامی که R n \u003d 2R، هر گره به سمت راست و در سمت چپ مقاومت بار 2R متصل می شود. با استفاده از روش دو گره، دریافت می کنیم

ما ولتاژ خروجی DAC را به عنوان ولتاژ کل در گره منتهی الیه سمت راست می یابیم که توسط کل عملکرد تمام U i ایجاد می شود. در این حالت، ولتاژ گره ها به وزن های مربوط به ضرایب تقسیم ماتریس مقاومتی R-2R اضافه می شود. گرفتن

برای تعیین ولتاژ خروجی در یک بار دلخواه، از قضیه ژنراتور معادل استفاده می کنیم. از مدار معادل DAC در شکل. 10 این را نشان می دهد

مقاومت معادل ژنراتور R e با مقاومت ورودی ماتریس R-2R منطبق است، یعنی. R e \u003d R. وقتی R n = 2R از (14) بدست می آوریم

معایب این مدار عبارتند از: افت ولتاژ زیاد در کلیدها، بار متغیر منبع ولتاژ مرجع و امپدانس خروجی قابل توجه. با توجه به اولین اشکال، این طرح نمی تواند شامل DAC هایی از نوع 572PA1 یا 572PA2 باشد، اما 572PA6 و 572PA7 می توانند. با توجه به اشکال دوم، منبع ولتاژ مرجع باید امپدانس خروجی پایینی داشته باشد، در غیر این صورت، غیر یکنواخت بودن مشخصه تبدیل امکان پذیر است. با این حال، اتصال معکوس یک ماتریس مقاومتی به طور گسترده در آی سی های DAC با خروجی ولتاژ استفاده می شود، به عنوان مثال، در یک MAX531 12 بیتی، که همچنین شامل یک آپمپ داخلی در یک اتصال غیر معکوس می شود. بافر یا در MAX542 16 بیتی بدون بافر داخلی. DAC 12 بیتی AD7390 بر روی یک ماتریس معکوس با تقویت کننده بافر روی تراشه ساخته شده است و تنها 0.3 مگاوات برق مصرف می کند. درست است، زمان ته نشین شدن آن به 70 میکرو ثانیه می رسد.

DAC موازی خازن سوئیچ شده

اساس این نوع DAC ماتریسی از خازن‌ها است که ظرفیت‌های آن‌ها به صورت توان‌های صحیح دو به هم مربوط می‌شوند. نمودار یک نسخه ساده از چنین مبدل در شکل نشان داده شده است. 11. ظرفیت خازن ماتریس kth با رابطه تعیین می شود

خازن C در فیدبک آپ امپ نیز بار مساوی دریافت می کند. در این حالت ولتاژ خروجی op-amp خواهد بود

برای ذخیره نتیجه تبدیل (ولتاژ DC) برای هر مدت زمانی، باید یک دستگاه نمونه برداری و نگه داشتن به خروجی این نوع DAC متصل شود. برای ذخیره ولتاژ خروجی به طور نامحدود، همانطور که DAC ها با مجموع جریان های وزن مجهز به رجیستر لچ می توانند انجام دهند، مبدل های روی خازن های سوئیچ شده به دلیل نشتی شارژ نمی توانند. بنابراین، آنها عمدتا به عنوان بخشی از مبدل های آنالوگ به دیجیتال استفاده می شوند. یکی دیگر از معایب منطقه بزرگ تراشه IC است که توسط چنین مداری اشغال شده است.

DAC با جمع ولتاژ

نمودار یک مبدل هشت بیتی با جمع ولتاژ، که به صورت آی سی ساخته شده است، در شکل نشان داده شده است. 12. اساس مبدل زنجیره ای از 256 مقاومت با مقاومت مساوی است که به صورت سری به هم متصل شده اند. خروجی W از طریق کلیدهای S 0:S 255 بسته به عدد ورودی می تواند به هر نقطه از این مدار متصل شود. کد باینری ورودی D توسط رمزگشای 8x256 به یک کد موقعیت واحد تبدیل می شود که مستقیماً کلیدها را کنترل می کند. اگر ولتاژ U AB بین پایانه های A و B اعمال شود، ولتاژ بین پایانه های W و B خواهد بود.

مزیت این طرح یک غیرخطی دیفرانسیل کوچک و یکنواختی تضمین شده مشخصه تبدیل است. می توان از آن به عنوان یک مقاومت قابل تنظیم دیجیتال استفاده کرد. چندین مدل از چنین DAC موجود است. به عنوان مثال، تراشه AD8403 شامل چهار DAC هشت بیتی است که مطابق مدار شکل 1 ساخته شده است. 8.12، با مقاومت بین پایانه های A و B 10، 50 یا 100 کیلو اهم، بسته به تغییر. هنگامی که یک سطح فعال به ورودی "حالت اقتصادی" اعمال می شود، کلید S باز می شود و کلید S 0 بسته می شود. آی سی دارای ورودی تنظیم مجدد است که با آن می توان DAC را در وسط مقیاس تنظیم کرد. Dallas Semiconductor چندین مدل DAC (به عنوان مثال، DS1867 دوگانه) را با جمع ولتاژ تولید می کند، که در آن رجیستر ورودی یک حافظه دسترسی تصادفی غیر فرار است که به ویژه برای ساخت مدارهایی با تنظیم خودکار (کالیبراسیون) مناسب است. نقطه ضعف این طرح نیاز به تولید تعداد زیادی است (2 ن) مقاومت های همسان. با این حال، DAC های 8 بیتی، 10 بیتی و 12 بیتی از این نوع در حال حاضر با تقویت کننده های بافر خروجی مانند AD5301، AD5311 و AD5321 در دسترس هستند.

DAC های سریال

DAC مدوله شده با عرض پالس

اغلب اوقات، DAC بخشی از سیستم های ریزپردازنده است. در این حالت، اگر به سرعت بالا نیاز نباشد، تبدیل دیجیتال به آنالوگ را می توان بسیار ساده با استفاده از مدولاسیون عرض پالس (PWM) انجام داد. مدار PWM DAC در شکل نشان داده شده است. 1a.

برنج. 1. DAC با مدولاسیون عرض پالس

ساده ترین راه برای سازماندهی تبدیل دیجیتال به آنالوگ این است که میکروکنترلر دارای یک تابع تبدیل پهنای پالس داخلی باشد (به عنوان مثال، AT90S8515 از Atmel یا 87C51GB از اینتل). خروجی PWM کلید S را کنترل می کند. بسته به عمق بیت مشخص شده تبدیل (حالت های 8، 9 و 10 بیتی برای کنترل کننده AT90S8515 امکان پذیر است)، کنترل کننده با استفاده از تایمر / شمارنده خود، دنباله ای از پالس ها را تولید می کند. مدت زمانی که  = t و /T توسط نسبت تعیین می شود

مدار در نظر گرفته شده خطی تبدیل تقریبا ایده آل را ارائه می دهد و حاوی عناصر دقیقی نیست (به جز منبع ولتاژ مرجع). عیب اصلی آن عملکرد پایین است.

DAC سریال خازن سوئیچ

مدار PWM DAC که در بالا مورد بحث قرار گرفت ابتدا کد دیجیتال را به یک بازه زمانی تبدیل می‌کند که با استفاده از کوانتوم شمارنده دودویی به کوانتوم شکل می‌گیرد، بنابراین 2 N برش زمانی (چرخه) برای بدست آوردن تبدیل N بیت مورد نیاز است. مدار DAC سریال نشان داده شده در شکل. 2 به شما امکان می دهد تبدیل دیجیتال به آنالوگ را در تعداد بسیار کمتری از چرخه ها انجام دهید.

در این مدار، ظرفیت خازن های C 1 و C 2 برابر است. قبل از شروع چرخه تبدیل، خازن C 2 توسط کلید S 4 تخلیه می شود. کلمه باینری ورودی به عنوان یک کد سریال مشخص می شود. تبدیل آن به صورت متوالی انجام می شود و از بیت کم اهمیت d 0 شروع می شود. هر چرخه تبدیل از دو نیم چرخه تشکیل شده است. در نیم سیکل اول، خازن C 1 با بستن کلید S 1 به ولتاژ مرجع U op در d 0 = 1 شارژ می شود یا با بستن کلید S 2 در d 0 = 0 به صفر تخلیه می شود. در نیم سیکل دوم، زمانی که کلیدهای S 1، S 2 و S 4 باز هستند، کلید S 3 بسته می شود که باعث می شود شارژ به نصف بین C 1 و C 2 تقسیم شود. در نتیجه می گیریم

به طور مشابه، تبدیل برای بیت های باقی مانده از کلمه انجام می شود. در نتیجه برای DAC N بیتی، ولتاژ خروجی برابر خواهد بود

اگر می خواهید نتیجه تبدیل را برای مدت طولانی ذخیره کنید، باید SHA را به خروجی مدار وصل کنید. پس از پایان چرخه تبدیل، لازم است یک چرخه نمونه برداری انجام شود، SHA به حالت ذخیره سازی منتقل شود و تبدیل دوباره شروع شود.

بنابراین، مدار ارائه شده تبدیل کد ورودی را در کوانتای 2N انجام می دهد که بسیار کمتر از یک DAC PWM است. تنها به دو خازن منطبق با ظرفیت کم نیاز دارد. پیکربندی قسمت آنالوگ مدار به عمق بیت کد تبدیل شده بستگی ندارد. با این حال، از نظر سرعت، یک DAC سریال به طور قابل توجهی پایین تر از مبدل های موازی دیجیتال به آنالوگ است که دامنه آن را محدود می کند.

رابط مبدل های دیجیتال به آنالوگ

بخش مهمی از مبدل دیجیتال به آنالوگ، رابط دیجیتال است، یعنی. مدارهایی که ارتباط ورودی های کنترل کلیدها را با منابع سیگنال های دیجیتال فراهم می کنند. ساختار رابط دیجیتال نحوه اتصال DAC به منبع کد ورودی مانند ریزپردازنده یا میکروکنترلر را تعیین می کند. ویژگی های رابط دیجیتال نیز مستقیماً بر شکل منحنی سیگنال در خروجی DAC تأثیر می گذارد. بنابراین، عدم همزمانی ورود بیت های کلمه ورودی به ورودی های کنترلی کلیدهای مبدل منجر به ظاهر شدن میخ های باریک، "سوزن" در سیگنال خروجی هنگام تغییر کد می شود.

هنگام کنترل DAC از دستگاه‌های دیجیتال با منطق صلب، ورودی‌های کنترل کلیدهای DAC را می‌توان مستقیماً به خروجی دستگاه‌های دیجیتال متصل کرد، بنابراین در بسیاری از مدل‌های IC DAC، به ویژه مدل‌های اولیه (572PA1, 594PA1, 1108PA1, AD565A، و غیره)، هر قطعه دیجیتال قابل توجهی وجود ندارد. اگر DAC بخشی از یک سیستم ریزپردازنده است و یک کد ورودی را از گذرگاه داده دریافت می کند، باید مجهز به دستگاه هایی باشد که به آن اجازه می دهد کلمه ورودی را از گذرگاه داده دریافت کند، کلیدهای DAC را مطابق با این کلمه تغییر دهد و آن را ذخیره کنید تا کلمه دیگری دریافت شود. برای کنترل فرآیند بارگذاری کلمه ورودی، DAC باید ورودی های کنترل مناسب و مدار کنترل داشته باشد. بسته به نحوه بارگذاری کلمه ورودی در DAC، مبدل هایی با رابط های داده ورودی سریال و موازی متمایز می شوند.

DAC با رابط داده ورودی سریال

چنین مبدلی بر روی تراشه، علاوه بر خود DAC، یک ثبات بار سریال، یک ثبات ذخیره سازی موازی و منطق کنترل نیز دارد (شکل 13a). اغلب از یک رابط سه سیم استفاده می شود که کنترل مبدل DA را از رابط های SPI، QSPI، MICROWIRE پردازنده ها فراهم می کند. با سطح سیگنال فعال CS(در این مورد، صفر) کلمه ورودی به طول N (برابر با عرض بیت DAC) از طریق خط DI به ثبت تغییر تحت کنترل دنباله ساعت CLK بارگذاری می شود. پس از اتمام دانلود، با تنظیم سطح فعال بر روی خط LD، کلمه ورودی در رجیستر ذخیره سازی نوشته می شود که خروجی های آن مستقیماً کلیدهای DAC را کنترل می کنند. برای اینکه بتوان کدهای ورودی را به چندین DAC در یک خط داده ارسال کرد، آخرین بیت از رجیستر شیفت برای بسیاری از مدل های DAC با رابط سریال به خروجی آی سی متصل می شود. انجام دادن. این پین به ورودی DI DAC بعدی و غیره متصل می شود. کدهای کلمه ورودی با شروع کد جدیدترین مبدل در این زنجیره ارسال می شوند.

به عنوان مثال، در شکل. 13b یک نمودار زمان بندی است که فرآیند بارگذاری کلمه ورودی در AD7233 DAC را نشان می دهد. حداقل مقادیر مجاز فواصل زمانی (از مرتبه 50 ns) نشان داده شده در نمودارهای زمان بندی در اسناد فنی IC نشان داده شده است.

روی انجیر شکل 14 گونه ای از طرح اتصال مبدل با رابط سریال به میکروکنترلر (MK) را نشان می دهد. در حالی که کلمه ورودی از طریق پورت سریال میکروکنترلر به DAC بارگذاری می شود، که گیرنده های دیگر نیز می توانند به آن متصل شوند، یک سطح فعال به ورودی CS (انتخاب کریستال) از یکی از خطوط ورودی / خروجی اعمال می شود. MK پس از اتمام دانلود، MK سطح را در ورودی CS تغییر می دهد، همانطور که در شکل نشان داده شده است. 8.13b و با تنظیم سطح فعال در ورودی LD DAC، انتقال کد ورودی از رجیستر شیفت DAC به رجیستر ذخیره سازی را تضمین می کند. زمان دانلود بستگی به فرکانس ساعت MK دارد و معمولاً چند میکروثانیه است. اگر نوسانات سیگنال خروجی DAC در حین بارگذاری قابل قبول باشد، ورودی LD را می توان به نقطه مشترک مدار متصل کرد.

حداقل تعداد خطوط ارتباطی DAC توسط یک رابط دو سیمه I 2 C ارائه می شود.برخی از DAC های اخیر مانند AD5301 به این رابط مجهز شده اند. آدرس دهی یک دستگاه خاص در خط داده انجام می شود.

DAC با رابط داده ورودی موازی

دو گزینه بیشتر مورد استفاده قرار می گیرد. در نوع اول، کل کلمه ورودی به N ورودی داده N-bit DAC تغذیه می شود. رابط چنین DAC شامل دو رجیستر ذخیره سازی و یک مدار کنترل است (شکل 15a). اگر ارسال یک کد ورودی به DAC و تنظیم یک خروجی آنالوگ مربوط به آن کد به موقع از هم جدا شوند، به دو رجیستر نگهدارنده نیاز است. اعمال یک سیگنال سطح پایین به ورودی تنظیم مجدد ناهمزمان CLR منجر به صفر شدن اولین ثبات و بر این اساس، ولتاژ خروجی DAC می شود.

نمونه ای از بلوک دیاگرام برای اتصال یک DAC MAX507 12 بیتی به یک ریزپردازنده 16 بیتی (MP) در شکل نشان داده شده است. 16. پردازنده کد ورودی را به DAC ارسال می کند که گویی یک سلول حافظه داده است. ابتدا آدرس DAC از گذرگاه آدرس/داده می آید که توسط رجیستر بر اساس فرمان از خروجی ALE ریزپردازنده ثابت می شود و پس از رمزگشایی، ورودی CS DAC را فعال می کند. پس از این، MP کد ورودی DAC را به گذرگاه آدرس/داده و سپس سیگنال نوشتن را به ورودی WR می‌دهد (شکل 15b را ببینید).

برای اتصال DAC های چند بیتی به ریزپردازنده ها و میکروکنترلرهای هشت بیتی، از نسخه دوم رابط موازی استفاده می شود. وجود دو رجیستر بوت موازی برای دریافت بایت کم کلمه ورودی MB و بایت بالا - SB را فراهم می کند (شکل 17). بایت های کلمه ورودی را می توان به هر ترتیبی به ثبات های بار منتقل کرد.

برنامه DAC

طرح های استفاده از مبدل های دیجیتال به آنالوگ تنها مربوط به زمینه تبدیل کد به آنالوگ نیست. با استفاده از ویژگی های آنها، می توانید محصولات دو یا چند سیگنال را تعیین کنید، تقسیم کننده های عملکرد، پیوندهای آنالوگ کنترل شده توسط میکروکنترلرها، مانند تضعیف کننده ها، انتگرال ها را بسازید. یک حوزه مهم کاربردی برای DAC ها نیز مولدهای سیگنال، از جمله شکل موج های دلخواه است. در زیر برخی از مدارهای پردازش سیگنال که شامل مبدل های DA هستند، آورده شده است.

رسیدگی به شماره های امضا شده

تاکنون هنگام توصیف مبدل های دیجیتال به آنالوگ، اطلاعات دیجیتال ورودی به صورت اعداد طبیعی (تک قطبی) نمایش داده می شد. پردازش اعداد صحیح (دو قطبی) دارای ویژگی های خاصی است. به طور معمول، اعداد صحیح باینری با استفاده از مکمل دو نشان داده می شوند. به این ترتیب با استفاده از هشت رقم می توانید اعدادی را در بازه 128- تا 127+ نمایش دهید. هنگام وارد کردن اعداد به DAC، این محدوده از اعداد با جمع 128 به 0 ... 255 منتقل می شود. اعداد بزرگتر از 128 مثبت و اعداد کمتر از 128 منفی در نظر گرفته می شوند. عدد وسط 128 برابر با صفر است. این نمایش اعداد امضا شده را یک کد جابجا شده می گویند. افزودن عددی که نصف مقیاس کامل یک عمق بیت معین است (در مثال ما 128 است) را می توان به راحتی با معکوس کردن مهم ترین بیت (علامت) انجام داد. مطابقت کدهای در نظر گرفته شده در جدول نشان داده شده است. 1.

مبدل آنالوگ به دیجیتال (ADC) یکی از مهمترین قطعات الکترونیکی در تجهیزات اندازه گیری و آزمایش است. ADC ولتاژ (سیگنال آنالوگ) را به کدی تبدیل می کند که ریزپردازنده و نرم افزار اقدامات خاصی را روی آن انجام می دهند. حتی اگر فقط با سیگنال های دیجیتال کار می کنید، به احتمال زیاد از یک ADC در اسیلوسکوپ خود برای پیدا کردن ویژگی های آنالوگ آنها استفاده می کنید.

چندین نوع اساسی از معماری ADC وجود دارد، اگرچه در هر نوع تغییرات زیادی نیز وجود دارد. انواع مختلف تجهیزات اندازه گیری از انواع مختلف ADC استفاده می کنند. به عنوان مثال، یک اسیلوسکوپ دیجیتال از نرخ نمونه برداری بالایی استفاده می کند اما به وضوح بالایی نیاز ندارد. مولتی مترهای دیجیتال به وضوح بیشتری نیاز دارند، اما می توانید سرعت اندازه گیری را قربانی کنید. سیستم‌های جمع‌آوری داده با هدف عمومی معمولاً از نظر نرخ نمونه و وضوح بین اسیلوسکوپ‌ها و مولتی‌مترهای دیجیتال رتبه‌بندی می‌شوند. این نوع تجهیزات از یک ADC تقریبی متوالی یا یک ADC سیگما-دلتا استفاده می کنند. همچنین ADC های موازی برای برنامه هایی که نیاز به پردازش سیگنال آنالوگ با سرعت بالا و یکپارچه سازی ADC با وضوح بالا و کاهش نویز دارند وجود دارد.

ADC های فشاری دارای دقت بالا و وضوح بالایی هستند و همچنین ساختار نسبتاً ساده ای دارند. این امر امکان پیاده سازی آنها را در قالب مدارهای مجتمع فراهم می کند. عیب اصلی چنین ADCهایی زمان تبدیل طولانی است که به دلیل اتصال دوره یکپارچه سازی به مدت زمان دوره منبع تغذیه است. به عنوان مثال، برای تجهیزات 50 هرتز، نرخ نمونه برداری ADC فشاری از 25 نمونه در ثانیه تجاوز نمی کند. البته چنین ADCهایی می توانند با نرخ نمونه برداری بالاتری نیز کار کنند، اما با افزایش دومی، ایمنی نویز کاهش می یابد.

مشخصات ADC

تعاریف کلی وجود دارد که معمولاً در رابطه با مبدل های آنالوگ به دیجیتال استفاده می شود. با این حال، مشخصات ارائه شده در مستندات فنی سازندگان ADC می تواند نسبتاً گیج کننده به نظر برسد. انتخاب صحیح ADC که از نظر ویژگی های آن برای یک کاربرد خاص بهینه است، نیاز به تفسیر دقیق داده های ارائه شده در اسناد فنی دارد.

متداول‌ترین پارامترهایی که اشتباه گرفته می‌شوند وضوح و دقت هستند، اگرچه این دو ویژگی یک ADC واقعی بسیار ضعیف با هم مرتبط هستند. وضوح با دقت یکسان نیست، یک ADC 12 بیتی ممکن است دقت کمتری نسبت به یک ADC 8 بیتی داشته باشد. برای یک ADC، وضوح معیاری است از اینکه محدوده ورودی سیگنال آنالوگ اندازه‌گیری شده به چند بخش تقسیم می‌شود (به عنوان مثال، برای یک ADC 8 بیتی، این 2 8 = 256 قطعه است). دقت انحراف کل نتیجه تبدیل را از مقدار ایده آل آن برای یک ولتاژ ورودی مشخص مشخص می کند. یعنی وضوح قابلیت های بالقوه ADC را مشخص می کند و مجموعه پارامترهای دقت امکان چنین قابلیت بالقوه ای را تعیین می کند.

ADC سیگنال آنالوگ ورودی را به یک کد دیجیتال خروجی تبدیل می کند. برای مبدل‌های واقعی که به شکل مدارهای مجتمع ساخته می‌شوند، فرآیند تبدیل ایده‌آل نیست: هم تحت تأثیر گسترش تکنولوژیکی پارامترها در طول تولید و هم از تداخل خارجی مختلف است. بنابراین کد دیجیتال در خروجی ADC با خطا مشخص می شود. مشخصات ADC نشان دهنده خطاهایی است که خود مبدل می دهد. معمولا به دو دسته استاتیک و دینامیک تقسیم می شوند. در عین حال، این کاربرد نهایی است که تعیین می کند کدام ویژگی ADC تعیین کننده در نظر گرفته می شود، مهمترین آنها در هر مورد خاص.

خطای استاتیک

در بیشتر کاربردها، یک ADC برای اندازه‌گیری یک سیگنال با فرکانس پایین و به آرامی در حال تغییر (به عنوان مثال از یک سنسور دما، سنسور فشار، گیج فشار، و غیره) استفاده می‌شود، زمانی که ولتاژ ورودی متناسب با یک کمیت فیزیکی ثابت است. در اینجا نقش اصلی را خطای اندازه گیری استاتیک ایفا می کند. در مشخصات ADC، این نوع خطا با خطای افزایشی (Offset)، خطای ضربی (Full-Scale)، غیر خطی بودن دیفرانسیل (DNL)، ​​غیرخطی انتگرال (INL) و خطای کوانتیزاسیون تعریف می شود. این پنج ویژگی به شما امکان می دهد تا خطای استاتیکی ADC را به طور کامل توصیف کنید.

پاسخ انتقال ایده آل ADC

مشخصه انتقال یک ADC تابعی از وابستگی کد در خروجی ADC به ولتاژ ورودی آن است. چنین نموداری یک تابع خطی تکه تکه از 2 N "گام" است، که در آن N عمق بیت ADC است. هر بخش افقی این تابع با یکی از مقادیر کد خروجی ADC مطابقت دارد (شکل 7 را ببینید). اگر ابتدای این بخش های افقی را با خطوط (در مرزهای انتقال از یک مقدار کد به مقدار دیگر) وصل کنیم، مشخصه انتقال ایده آل یک خط مستقیم خواهد بود که از مبدا می گذرد.

غیر خطی بودن دیفرانسیل

برای مشخصه انتقال ADC ایده آل، عرض هر "گام" باید یکسان باشد. تفاوت در طول بخش های افقی این تابع خطی تکه تکه از 2 N "گام" یک غیر خطی دیفرانسیل (DNL) است.

مقدار کم اهمیت ترین بیت ADC V ref / 2 N است که در آن V ref ولتاژ مرجع است و N وضوح ADC است. اختلاف ولتاژ بین هر انتقال کد باید برابر با مقدار LSB باشد. انحراف این تفاوت از LSB به عنوان غیر خطی بودن دیفرانسیل تعریف می شود. در شکل، این به صورت شکاف های نابرابر بین "مراحل" کد، یا به صورت "تار" مرزهای انتقال در مشخصه انتقال ADC نشان داده شده است.

غیر خطی بودن انتگرال

غیرخطی انتگرال (INL) خطایی است که ناشی از انحراف تابع خطی مشخصه انتقال ADC از یک خط مستقیم است، همانطور که در شکل نشان داده شده است. 12 . به طور معمول، یک تابع انتقال با یک غیر خطی انتگرال با یک خط مستقیم با استفاده از روش حداقل مربعات تقریب می شود. اغلب خط مستقیم مناسب به سادگی کوچکترین و بزرگترین مقادیر را به هم متصل می کند. غیر خطی بودن انتگرال با مقایسه ولتاژهایی که در آن انتقال کد رخ می دهد تعیین می شود. برای یک ADC ایده آل، این انتقال ها در ولتاژهای ورودی که دقیقا مضرب LSB هستند، رخ می دهد. و برای یک مبدل واقعی، چنین شرطی می تواند با خطا برآورده شود. تفاوت بین سطوح ولتاژ "ایده آل" که در آن انتقال کد رخ می دهد و مقادیر واقعی آنها در واحدهای LSB بیان می شود و غیرخطی انتگرال نامیده می شود.

خطای کوانتیزاسیون

یکی از مهم ترین مولفه های خطا در اندازه گیری های ADC، خطای کوانتیزاسیون، نتیجه خود فرآیند تبدیل است. خطای کوانتیزاسیون خطای ناشی از مقدار مرحله کوانتیزاسیون است و به عنوان ½ از کمترین مقدار بیت مهم (LSB) تعریف می شود. نمی توان آن را در تبدیل های آنالوگ به دیجیتال مستثنی کرد، زیرا بخشی جدایی ناپذیر از فرآیند تبدیل است، با وضوح ADC تعیین می شود و از ADC به ADC با وضوح برابر تغییر نمی کند.

ویژگی های دینامیکی

مشخصه‌های دینامیکی یک ADC معمولاً با استفاده از تجزیه و تحلیل طیفی، از نتایج انجام تبدیل فوریه سریع (FFT) روی آرایه‌ای از مقادیر خروجی ADC مربوط به برخی از سیگنال‌های ورودی آزمایشی تعیین می‌شوند.

این اعوجاج به عنوان اعوجاج هارمونیک کل (THD) تعریف می شود. آنها به این صورت تعریف می شوند:

مقدار اعوجاج هارمونیک در فرکانس های بالا تا جایی کاهش می یابد که دامنه هارمونیک ها از سطح نویز کمتر می شود. بنابراین، اگر سهم اعوجاج هارمونیک را در نتایج تبدیل تجزیه و تحلیل کنیم، می توانیم این کار را در کل طیف فرکانس انجام دهیم، در حالی که دامنه هارمونیک ها را با سطح نویز محدود می کنیم، یا با محدود کردن پهنای باند برای تجزیه و تحلیل. به عنوان مثال، اگر سیستم ما دارای یک فیلتر پایین گذر باشد، به سادگی به فرکانس های بالا علاقه نداریم و هارمونیک های فرکانس بالا مشمول حسابداری نمی شوند.

نسبت سیگنال به نویز و اعوجاج

نسبت سیگنال به نویز و اعوجاج (SiNAD) به طور کامل ویژگی های نویز یک ADC را توصیف می کند. SiNAD میزان نویز و اعوجاج هارمونیک را در رابطه با سیگنال مفید در نظر می گیرد. SiNAD با استفاده از فرمول زیر محاسبه می شود:

محدوده دینامیکی عاری از هارمونیک

مشخصات ADC که در مستندات فنی ریزمدارها ارائه شده است، به انتخاب منطقی مبدل برای یک برنامه خاص کمک می کند. به عنوان مثال، مشخصات ADC ادغام شده در میکروکنترلر جدید C8051F064 تولید شده توسط Silicon Laboratories را در نظر بگیرید.

میکروکنترلر C8051F064

کریستال C8051F064 یک میکروکنترلر 8 بیتی پرسرعت برای پردازش مشترک سیگنال های آنالوگ و دیجیتال با دو ADC تقریبی متوالی 16 بیتی است. ADC های داخلی می توانند در حالت های تک سیم و دیفرانسیل با حداکثر عملکرد تا 1M نمونه در ثانیه کار کنند. روی انجیر 17 مشخصات اصلی ADC میکروکنترلر C8051F064 را نشان می دهد. برای ارزیابی توانایی های پردازش دیجیتال و آنالوگ C8051F064 به تنهایی، می توانید از کیت ارزیابی ارزان قیمت C8051F064EK استفاده کنید (شکل 18). این کیت شامل یک برد ارزیابی مبتنی بر C8051F064، یک کابل USB، اسناد و نرم افزار برای آزمایش ویژگی های دینامیکی و استاتیک آنالوگ یک ADC 16 بیتی یکپارچه با دقت بالا است.

فهرست ادبیات

وضوح ADC - حداقل تغییر در بزرگی یک سیگنال آنالوگ که می تواند توسط یک ADC معین تبدیل شود - به عمق بیت آن مربوط می شود. در مورد یک اندازه گیری بدون در نظر گرفتن نویز، وضوح به طور مستقیم تعیین می شود عمق بیت ADC.

عمق بیت ADC تعداد مقادیر گسسته ای را که مبدل می تواند در خروجی تولید کند مشخص می کند. در ADC های باینری با بیت و در ADC های سه تایی با تریت اندازه گیری می شود. به عنوان مثال، یک ADC 8 بیتی باینری قادر به خروجی 256 مقدار گسسته (0…255) است، زیرا 2 8 = 256 (\displaystyle 2^(8)=256)یک ADC 8 بیتی سه تایی قادر به خروجی 6561 مقدار گسسته است زیرا 3 8 = 6561 (\displaystyle 3^(8)=6561).

وضوح ولتاژ برابر است با تفاوت بین ولتاژهای مربوط به کد خروجی حداکثر و حداقل، تقسیم بر تعداد مقادیر گسسته خروجی. مثلا:

• مثال 1
  • محدوده ورودی = 0 تا 10 ولت
  • عمق بیت ADC باینری 12 بیت: 2 12 = 4096 سطح کوانتیزاسیون
  • وضوح ولتاژ ADC باینری: (10-0)/4096 = 0.00244 ولت = 2.44 میلی ولت
  • عمق بیت سه تایی ADC 12 trit: 3 12 = 531 441 سطح کوانتیزاسیون
  • وضوح ولتاژ ADC سه تایی: (10-0)/531441 = 0.0188 mV = 18.8 µV
• مثال 2
  • محدوده ورودی = -10 تا +10 ولت
  • عمق بیت ADC باینری 14 بیت: 2 14 = 16384 سطح کوانتیزاسیون
  • وضوح ولتاژ ADC باینری: (10-(-10))/16384 = 20/16384 = 0.00122 ولت = 1.22 میلی ولت
  • عمق بیت سه تایی ADC 14 trit: 3 14 = 4 782 969 سطوح کوانتیزاسیون
  • وضوح ولتاژ ADC سه تایی: (10-(-10))/4782969 = 0.00418 mV = 4.18 µV

در عمل، وضوح یک ADC توسط نسبت سیگنال به نویز سیگنال ورودی محدود می شود. با شدت نویز بالا در ورودی ADC، تشخیص سطوح مجاور سیگنال ورودی غیرممکن می شود، یعنی وضوح تصویر بدتر می شود. در این مورد، وضوح واقعی قابل دستیابی توضیح داده شده است عمق بیت موثر (انگلیسی) تعداد موثر بیت، ENOB) که کمتر از عمق بیت واقعی ADC است. هنگام تبدیل یک سیگنال با نویز زیاد، بیت های پایین کد خروجی عملاً بی فایده هستند، زیرا حاوی نویز هستند. برای دستیابی به عمق بیت اعلام شده، نسبت سیگنال به نویز سیگنال ورودی باید تقریباً 6 دسی بل برای هر بیت عرض بیت باشد (6 دسی بل مربوط به تغییر دو برابری در سطح سیگنال است).

انواع تبدیل

با توجه به روش الگوریتم های کاربردی، ADC ها به موارد زیر تقسیم می شوند:

• تقریب متوالی
• سریال با مدولاسیون سیگما-دلتا
• تک مرحله موازی
• موازی دو مرحله ای و بیشتر (نقاله)

ADCهای دو نوع اول به معنای استفاده اجباری از دستگاه نمونه گیری و نگه داشتن (SHA) است. این دستگاه برای ذخیره مقدار آنالوگ سیگنال برای مدت زمان مورد نیاز برای انجام تبدیل استفاده می شود. بدون آن، نتیجه تبدیل نوع سریال ADC غیر قابل اعتماد خواهد بود. ADCهای تقریبی متوالی یکپارچه تولید می شوند که هم حاوی SHA هستند و هم به SHA خارجی نیاز دارند [ ] .

ADC های خطی

اکثر ADCها خطی در نظر گرفته می شوند، اگرچه تبدیل آنالوگ به دیجیتال ذاتاً یک فرآیند غیر خطی است (زیرا عملیات نگاشت یک فضای پیوسته به یک فضای گسسته یک عملیات غیر خطی است).

مدت، اصطلاح خطیدر رابطه با ADC، به این معنی است که محدوده مقادیر ورودی نگاشت شده به مقدار دیجیتال خروجی به صورت خطی با این مقدار خروجی مرتبط است، یعنی مقدار خروجی. کبا طیف وسیعی از مقادیر ورودی از

جایی که مترو ببرخی از ثابت ها هستند ثابت ببه عنوان یک قاعده، مقدار 0 یا 0.5- دارد. اگر ب= 0، ADC نامیده می شود کوانتایزر با گام غیر صفر (اواسط صعود)، اگر ب= -0.5، سپس ADC فراخوانی می شود کوانتایزر با صفر در مرکز مرحله کوانتیزاسیون (وسط آج).

ADC های غیر خطی

یک پارامتر مهم برای توصیف غیرخطی بودن است غیر خطی بودن انتگرال (INL) و غیر خطی بودن دیفرانسیل (DNL).

خطای دیافراگم (تار)

اجازه دهید یک سیگنال سینوسی را دیجیتالی کنیم x (t) = A sin⁡ 2 π f 0 t (\displaystyle x(t)=A\sin 2\pi f_(0)t). در حالت ایده آل، خواندن در فواصل منظم انجام می شود. با این حال، در واقعیت، زمان لحظه خواندن در معرض نوسانات ناشی از لرزش جلوی سیگنال ساعت است ( لرزش ساعت). با فرض عدم قطعیت لحظه زمان خواندن دستور Δt (\displaystyle \Delta t)، متوجه می شویم که خطای ناشی از این پدیده را می توان به صورت تخمین زد

به راحتی می توان فهمید که خطا در فرکانس های پایین نسبتاً کوچک است، اما در فرکانس های بالا می تواند به طور قابل توجهی افزایش یابد.

اگر مقدار آن در مقایسه با خطای کوانتیزاسیون نسبتاً کوچک باشد، اثر خطای دیافراگم را می توان نادیده گرفت. بنابراین، می توان الزامات جیتر زیر را برای لبه سیگنال همگام سازی تنظیم کرد:

جایی که q (\displaystyle q)- عمق بیت ADC.

از این جدول می توان نتیجه گرفت که با در نظر گرفتن محدودیت های اعمال شده توسط لرزش جبهه همگام سازی، توصیه می شود از یک ADC با ظرفیت معین استفاده کنید. لرزش ساعت). به عنوان مثال، استفاده از یک ADC 24 بیتی دقیق برای ضبط صدا بیهوده است اگر سیستم توزیع ساعت نتواند عدم قطعیت بسیار کم را ارائه دهد.

به طور کلی، کیفیت سیگنال ساعت نه تنها به این دلیل بسیار مهم است. به عنوان مثال، از توضیحات ریز مدار AD9218(دستگاه های آنالوگ):

هر ADC با سرعت بالا نسبت به کیفیت ساعت نمونه برداری ارائه شده توسط کاربر بسیار حساس است. مدار نگهدارنده در اصل یک میکسر است. هرگونه نویز، اعوجاج یا لرزش زمان در ساعت با سیگنال مورد نظر در خروجی آنالوگ به دیجیتال ترکیب می شود.

یعنی هر ADC با سرعت بالا نسبت به کیفیت ساعت دیجیتالی ارائه شده توسط کاربر بسیار حساس است. مدار واکشی و نگه داشتن در اصل یک میکسر (ضریب کننده) است. هرگونه نویز، اعوجاج یا لرزش ساعت با سیگنال مورد نظر مخلوط شده و به خروجی دیجیتال ارسال می شود.

فرکانس نمونه برداری

سیگنال آنالوگ یک تابع پیوسته از زمان است، در ADC به دنباله ای از مقادیر دیجیتال تبدیل می شود. بنابراین، تعیین نرخ نمونه برداری از مقادیر دیجیتال از یک سیگنال آنالوگ ضروری است. فرکانس تولید مقادیر دیجیتال نامیده می شود فرکانس نمونه برداری ADC.

یک سیگنال پیوسته در حال تغییر با پهنای باند طیفی محدود دیجیتالی می‌شود (یعنی مقادیر سیگنال در یک بازه زمانی اندازه‌گیری می‌شوند. تی- دوره نمونه برداری)، و سیگنال اصلی می تواند باشد دقیقابا درونیابی از مقادیر گسسته زمانی بازیابی می شود. دقت بازیابی توسط خطای کوانتیزاسیون محدود می شود. با این حال، با توجه به قضیه Kotelnikov-Shannon، بازسازی دقیق تنها در صورتی امکان پذیر است که فرکانس نمونه برداری بیش از دو برابر حداکثر فرکانس در طیف سیگنال باشد.

از آنجایی که ADC های واقعی نمی توانند تبدیل A/D را به صورت آنی انجام دهند، مقدار ورودی آنالوگ باید حداقل از ابتدا تا انتهای فرآیند تبدیل ثابت نگه داشته شود (این بازه زمانی نامیده می شود. زمان تبدیل). این مشکل با استفاده از یک مدار خاص در ورودی ADC - یک دستگاه نمونه گیری و نگه داشتن (SHA) حل می شود. UVH، به عنوان یک قاعده، ولتاژ ورودی را روی یک خازن ذخیره می کند، که از طریق یک سوئیچ آنالوگ به ورودی متصل می شود: هنگامی که سوئیچ بسته می شود، از سیگنال ورودی نمونه برداری می شود (خازن به ولتاژ ورودی شارژ می شود). سوئیچ باز می شود، ذخیره می شود. بسیاری از ADCها که به شکل ریزمدارهای یکپارچه ساخته شده اند، حاوی SHA داخلی هستند.

پوشش طیفی (استراف کننده)

همه ADC ها با نمونه برداری از مقادیر ورودی در بازه های زمانی ثابت کار می کنند. بنابراین، مقادیر خروجی تصویر ناقصی از آنچه ورودی است هستند. با نگاه کردن به مقادیر خروجی، هیچ راهی برای تشخیص نحوه رفتار سیگنال ورودی وجود ندارد. بیننمونه ها. اگر مشخص باشد که سیگنال ورودی نسبت به نرخ نمونه‌برداری به آهستگی تغییر می‌کند، می‌توان فرض کرد که مقادیر میانی بین نمونه‌ها جایی بین مقادیر این نمونه‌ها است. اگر سیگنال ورودی به سرعت تغییر کند، نمی توان در مورد مقادیر میانی سیگنال ورودی فرضی داشت و بنابراین بازیابی منحصر به فرد شکل سیگنال اصلی غیرممکن است.

اگر توالی مقادیر دیجیتال تولید شده توسط ADC در جایی توسط مبدل دیجیتال به آنالوگ به شکل آنالوگ تبدیل شود، مطلوب است که سیگنال آنالوگ حاصل تا حد امکان به سیگنال اصلی نزدیک شود. اگر سیگنال ورودی سریعتر از نمونه های گرفته شده تغییر کند، سیگنال را نمی توان به طور دقیق بازیابی کرد و یک سیگنال نادرست در خروجی DAC وجود خواهد داشت. اجزای فرکانس کاذب سیگنال (غایب در طیف سیگنال اصلی) نامیده می شوند نام مستعار(فرکانس کاذب، جزء فرکانس پایین جانبی). نرخ نام مستعار به تفاوت بین فرکانس سیگنال و نرخ نمونه بستگی دارد. به عنوان مثال، یک موج سینوسی 2 کیلوهرتز که با فرکانس 1.5 کیلوهرتز نمونه برداری می شود، به صورت موج سینوسی 500 هرتز بازتولید می شود. این مشکل نامیده می شود نام مستعار (نام مستعار).

برای جلوگیری از همخوانی، سیگنال اعمال شده به ورودی ADC باید از یک فیلتر پایین گذر عبور داده شود تا مولفه های طیفی که بیش از نصف فرکانس نمونه برداری هستند سرکوب شود. این فیلتر نامیده می شود ضد آلیاسینگفیلتر (anti-aliasing)، استفاده از آن هنگام ساخت ADC های واقعی بسیار مهم است.

به طور کلی، استفاده از فیلتر ورودی آنالوگ نه تنها به این دلیل جالب است. به نظر می رسد فیلتر دیجیتال که معمولاً پس از دیجیتالی شدن اعمال می شود، پارامترهای غیرقابل مقایسه بهتری دارد. اما، اگر سیگنال دارای اجزایی باشد که بسیار قدرتمندتر از سیگنال مفید هستند و از نظر فرکانس به اندازه کافی از آن فاصله دارند تا به طور موثر توسط فیلتر آنالوگ سرکوب شوند، این راه حل به شما امکان می دهد محدوده دینامیکی ADC را ذخیره کنید: در صورت نویز 10 دسی بل قوی تر از سیگنال است، به طور متوسط ​​سه بیت از ظرفیت هدر می رود.

در حالی که aliasing در بیشتر موارد یک اثر نامطلوب است، می توان از آن به نفع خود استفاده کرد. به عنوان مثال، با توجه به این اثر، می توان بدون تبدیل فرکانس پایین در هنگام دیجیتالی کردن یک سیگنال با فرکانس باریک باریک انجام داد (به میکسر مراجعه کنید). با این حال، برای انجام این کار، مراحل ورودی آنالوگ ADC باید به طور قابل توجهی بالاتر از اندازه مورد نیاز برای استفاده از ADC اصلی (ویدئویی یا کم) باشد. همچنین، برای این کار، لازم است از فیلتر مؤثر فرکانس های خارج از باند قبل از ADC اطمینان حاصل شود، زیرا پس از دیجیتالی کردن، راهی برای شناسایی و / یا فیلتر کردن بیشتر آنها وجود ندارد.

اختلاط سیگنال شبه تصادفی (دیتر)

برخی از ویژگی های ADC را می توان با استفاده از تکنیک اختلاط یک سیگنال شبه تصادفی (eng. dither) بهبود بخشید. این شامل اضافه کردن نویز تصادفی (نویز سفید) با دامنه کوچک به سیگنال آنالوگ ورودی است. دامنه نویز، به عنوان یک قاعده، در سطح نیمی از LSM انتخاب می شود. اثر این اضافه شدن این است که حالت LSM به طور تصادفی بین حالت‌های 0 و 1 با یک سیگنال ورودی بسیار کوچک تغییر می‌کند (بدون اضافه شدن نویز، LSM برای مدت طولانی در حالت 0 یا 1 خواهد بود). برای سیگنالی با نویز مختلط، به جای گرد کردن سیگنال به نزدیکترین بیت، گرد کردن تصادفی به سمت بالا یا پایین اتفاق می‌افتد و میانگین زمانی که سیگنال در یک سطح خاص گرد می‌شود بستگی به نزدیک بودن سیگنال به این سطح دارد. بنابراین، سیگنال دیجیتالی حاوی اطلاعاتی در مورد دامنه سیگنال با وضوح بهتر از LSM است، یعنی افزایش عمق بیت موثر ADC وجود دارد. جنبه منفی این تکنیک افزایش نویز در سیگنال خروجی است. در واقع، خطای کوانتیزاسیون در چندین نمونه همسایه پخش می شود. این رویکرد از گرد کردن ساده به نزدیکترین سطح گسسته مطلوب تر است. در نتیجه استفاده از تکنیک اختلاط یک سیگنال شبه تصادفی، بازتولید دقیق تری از سیگنال در زمان داریم. تغییرات کوچک سیگنال را می توان از پرش های شبه تصادفی LSM با فیلتر کردن بازیابی کرد. علاوه بر این، اگر نویز قطعی باشد (دامنه نویز اضافه شده دقیقاً در هر زمان مشخص است)، می توان ابتدا با افزایش عمق بیت آن، از سیگنال دیجیتالی شده کم کرد و در نتیجه تقریباً به طور کامل از نویز اضافه خلاص شد.

سیگنال های صوتی با دامنه های بسیار کوچک، دیجیتالی شده بدون سیگنال شبه تصادفی، توسط گوش بسیار مخدوش و ناخوشایند درک می شوند. هنگام مخلوط کردن یک سیگنال شبه تصادفی، سطح سیگنال واقعی با مقدار متوسط ​​چندین نمونه متوالی نشان داده می شود.

انواع ADC

راه های اصلی ساخت ADC های الکترونیکی به شرح زیر است:

• ADCهای تبدیل مستقیم موازی، ADC های کاملا موازی، حاوی یک مقایسه کننده برای هر سطح گسسته سیگنال ورودی هستند. در هر زمان معین، فقط مقایسه کننده های مربوط به سطوح زیر سطح سیگنال ورودی، سیگنال اضافی را در خروجی خود تولید می کنند. سیگنال‌های همه مقایسه‌کننده‌ها یا مستقیماً به رجیستر موازی می‌آیند، سپس کد توسط نرم‌افزار پردازش می‌شود، یا به یک رمزگذار منطقی سخت‌افزاری که بسته به کد ورودی رمزگذار، کد دیجیتال مورد نیاز را در سخت‌افزار تولید می‌کند. داده های رمزگذار در یک ثبات موازی ثبت می شود. نرخ نمونه برداری از ADC های موازی به طور کلی به ویژگی های سخت افزاری عناصر آنالوگ و منطقی و همچنین به نرخ نمونه برداری مورد نیاز بستگی دارد. ADCهای تبدیل مستقیم موازی سریعترین هستند، اما معمولاً وضوح بیش از 8 بیت ندارند، زیرا مستلزم هزینه های سخت افزاری زیادی هستند. 2 n − 1 = 2 8 − 1 = 255 (\displaystyle 2^(n)-1=2^(8)-1=255)مقایسه کنندگان). این نوع ADC دارای اندازه تراشه بسیار بزرگ، ظرفیت ورودی بالا است و ممکن است خطاهای خروجی کوتاه مدت ایجاد کند. اغلب برای سیگنال های ویدئویی یا سایر سیگنال های فرکانس بالا استفاده می شود و به طور گسترده در صنعت برای نظارت بر فرآیندهای در حال تغییر سریع در زمان واقعی استفاده می شود.
• ADCهای تبدیل مستقیم سریال موازی، ADC های نیمه متوالی، در حالی که عملکرد بالا را حفظ می کنند، می توانند به میزان قابل توجهی تعداد مقایسه کننده ها را کاهش دهند (تا k ⋅ (2 n / k − 1) (\displaystyle k\cdot (2^(n/k)-1))، که در آن n تعداد بیت های کد خروجی و k تعداد ADC های تبدیل مستقیم موازی است) که برای تبدیل سیگنال آنالوگ به دیجیتال لازم است (با 8 بیت و 2 ADC، 30 مقایسه کننده مورد نیاز است). از دو یا چند مرحله (k) زیر دامنه استفاده می شود. آنها حاوی k ADCهای تبدیل مستقیم موازی هستند. ADCهای دوم، سوم و غیره برای کاهش خطای کوانتیزاسیون ADC اول با دیجیتالی کردن این خطا عمل می کنند. اولین گام یک تبدیل خشن (با وضوح پایین) است. سپس، تفاوت بین سیگنال ورودی و سیگنال آنالوگ مربوط به نتیجه تبدیل خام (از DAC کمکی، که کد خشن به آن اعمال می شود) تعیین می شود. در مرحله دوم، تفاوت یافت شده تحت یک تبدیل قرار می گیرد و کد حاصل با کد درشت ترکیب می شود تا ارزش دیجیتالی کامل به دست آید. ADCهای این نوع نسبت به ADCهای تبدیل مستقیم موازی کندتر هستند، دارای وضوح بالا و اندازه بسته کوچک هستند. برای افزایش سرعت جریان داده های دیجیتالی خروجی در ADC های تبدیل مستقیم موازی به سریال، از عملیات خط لوله ADC های موازی استفاده می شود.
• خط لوله ADC، در ADC های موازی به سریال تبدیل مستقیم استفاده می شود، بر خلاف عملکرد معمولی ADC های تبدیل مستقیم موازی به سریال، که در آن داده ها پس از تبدیل کامل منتقل می شود، در عملیات خط لوله، داده های تبدیل جزئی به محض انتقال داده می شود. قبل از پایان تبدیل کامل آماده است.
• ADC های سریال تبدیل مستقیم ADCهای کاملاً سریالی (k=n)، کندتر از ADCهای موازی تبدیل مستقیم و کمی کندتر از ADCهای موازی تبدیل مستقیم به سریال، اما حتی بیشتر (تا n ⋅ (2 n / n − 1) = n ⋅ (2 1 − 1) = n (\displaystyle n\cdot (2^(n/n)-1)=n\cdot (2^(1)-1 )=n)، که در آن n تعداد بیت های کد خروجی، و k تعداد ADC های تبدیل مستقیم موازی است) تعداد مقایسه کننده ها را کاهش دهید (با 8 بیت، 8 مقایسه کننده مورد نیاز است). ADCهای سه تایی از این نوع تقریباً 1.5 برابر سریعتر از ADCهای باینری از همان نوع هستند که از نظر تعداد سطوح و هزینه های سخت افزاری قابل مقایسه هستند.
• یا ADC با تعادل بیتیشامل یک مقایسه کننده، یک DAC کمکی و یک ثبات تقریبی متوالی است. ADC سیگنال آنالوگ را در مرحله N به دیجیتال تبدیل می کند، جایی که N عمق بیت ADC است. در هر مرحله یک بیت از مقدار دیجیتال مورد نظر تعیین می شود که از SZR شروع می شود و به LZR ختم می شود. دنباله اقدامات برای تعیین بیت بعدی به شرح زیر است. DAC کمکی روی یک مقدار آنالوگ تنظیم می شود که از بیت هایی که قبلاً در مراحل قبلی تعریف شده اند تشکیل شده است. بیتی که در این مرحله تعیین می‌شود روی 1 تنظیم می‌شود، کم‌ترین بیت‌ها روی 0 تنظیم می‌شوند. مقدار دریافتی در DAC کمکی با مقدار آنالوگ ورودی مقایسه می‌شود. اگر مقدار سیگنال ورودی بیشتر از مقدار DAC کمکی باشد، بیت تعیین شده روی 1 و در غیر این صورت 0 تنظیم می شود. بنابراین، تعیین مقدار دیجیتال نهایی شبیه یک جستجوی دودویی است. ADC های این نوع هم سرعت بالایی دارند و هم وضوح خوبی دارند. با این حال، در غیاب دستگاه نمونه گیری ذخیره سازی، خطا بسیار بزرگتر خواهد بود (تصور کنید که پس از دیجیتالی شدن بزرگترین بیت، سیگنال شروع به تغییر کرد).
• (ADC با کد دلتا) حاوی یک شمارنده معکوس است که کد آن به DAC کمکی می رود. سیگنال ورودی و سیگنال DAC کمکی در مقایسه کننده مقایسه می شوند. به دلیل بازخورد منفی از مقایسه کننده به شمارنده، کد روی شمارنده دائماً در حال تغییر است به طوری که سیگنال DAC کمکی تا حد امکان با سیگنال ورودی تفاوت کمتری دارد. پس از مدتی، اختلاف سیگنال کمتر از LSM می شود، در حالی که کد شمارنده به عنوان سیگنال دیجیتال خروجی ADC خوانده می شود. ADC های این نوع دارای محدوده ورودی بسیار زیاد و وضوح بالایی هستند، اما زمان تبدیل به سیگنال ورودی بستگی دارد، اگرچه از بالا محدود است. در بدترین حالت، زمان تبدیل است T max \u003d (2 q) / f با، جایی که q- عمق بیت ADC، f c- فرکانس ژنراتور ساعت شمارنده. ADC های کدگذاری دیفرانسیل معمولاً انتخاب خوبی برای دیجیتالی کردن سیگنال های دنیای واقعی هستند، زیرا بیشتر سیگنال ها در سیستم های فیزیکی مستعد پرش نیستند. برخی از ADC ها از یک رویکرد ترکیبی استفاده می کنند: کدگذاری تفاضلی و تقریب متوالی. این به ویژه در مواردی که اجزای فرکانس بالا در سیگنال نسبتاً کوچک هستند به خوبی کار می کند.
• ADC مقایسه دندان اره ای(برخی ADCها از این نوع نامیده می شوند یکپارچه سازی ADC ها، همچنین شامل ADC های شمارش متوالی است) حاوی یک ژنراتور ولتاژ دندانه ای (در ADC شمارش سریال، یک ژنراتور ولتاژ پله ای متشکل از یک شمارنده و یک DAC)، یک مقایسه کننده و یک زمان شمار. شکل موج دندانه اره به صورت خطی از کم به بالا افزایش می یابد، سپس به سرعت به پایین می رسد. در لحظه شروع افزایش، شمارنده زمان راه اندازی می شود. هنگامی که سیگنال دندان اره به سطح سیگنال ورودی می رسد، مقایسه کننده شلیک می کند و شمارنده را متوقف می کند. مقدار از شمارنده خوانده می شود و به خروجی ADC تغذیه می شود. این نوع ADC از نظر ساختار ساده ترین است و دارای حداقل تعداد عناصر است. در عین حال، ساده ترین ADC های این نوع دقت نسبتاً کمی دارند و به دما و سایر پارامترهای خارجی حساس هستند. برای افزایش دقت، ژنراتور دندانه اره را می توان در اطراف یک شمارنده و یک DAC کمکی ساخت، اما این ساختار هیچ مزیت دیگری نسبت به آن ندارد. تقریب متوالی ADCو کدگذاری دیفرانسیل ADC.
• ADC با متعادل کننده شارژ(اینها شامل ADCهایی با ادغام دو مرحله ای، ADCهایی با ادغام چند مرحله ای و برخی دیگر) شامل یک مقایسه کننده، یک انتگرالگر جریان، یک مولد ساعت و یک شمارنده پالس هستند. تحول در دو مرحله انجام می شود ( ادغام دو مرحله ای). در مرحله اول مقدار ولتاژ ورودی به یک جریان (متناسب با ولتاژ ورودی) تبدیل می شود که به یکپارچه کننده جریان که شارژ آن در ابتدا صفر است، تغذیه می شود. این فرآیند زمان می برد TN، جایی که تی- دوره مولد ساعت، ن- ثابت (عدد صحیح بزرگ، زمان تجمع بار را تعیین می کند). پس از این مدت، ورودی یکپارچه ساز از ورودی ADC جدا شده و به یک مولد جریان پایدار متصل می شود. قطبیت ژنراتور به گونه ای است که بار ذخیره شده در انتگرال را کاهش می دهد. فرآیند تخلیه تا زمانی که شارژ در انتگرالگر به صفر کاهش یابد ادامه می یابد. زمان تخلیه با شمارش پالس های ساعت از لحظه شروع تخلیه تا زمانی که یکپارچه ساز به شارژ صفر برسد اندازه گیری می شود. تعداد پالس های ساعت شمارش شده کد خروجی ADC خواهد بود. می توان نشان داد که تعداد تکانه ها n، محاسبه شده برای زمان تخلیه، برابر است با: n=Uکه در ن(RI 0) −1، که در آن Uولتاژ ورودی ADC، ن- تعداد تکانه های مرحله انباشت (تعریف شده در بالا)، آر- مقاومت مقاومتی که ولتاژ ورودی را به جریان تبدیل می کند، من 0- مقدار جریان از مولد جریان پایدار، که یکپارچه ساز را در مرحله دوم تخلیه می کند. بنابراین، پارامترهای بالقوه ناپایدار سیستم (اول از همه، ظرفیت خازن یکپارچه ساز) در بیان نهایی گنجانده نشده است. این یک نتیجه است دو مرحله ایفرآیند: خطاهای وارد شده در مرحله اول و دوم به صورت متقابل کم می شوند. الزامات سختگیرانه حتی بر روی پایداری طولانی مدت ژنراتور ساعت و ولتاژ بایاس مقایسه کننده اعمال نمی شود: این پارامترها باید فقط برای مدت کوتاهی پایدار باشند، یعنی در طول هر تبدیل (بیشتر از 2TN). در واقع، اصل ادغام دو مرحله ای به شما این امکان را می دهد که مستقیماً نسبت دو مقدار آنالوگ (ورودی و جریان مرجع) را به نسبت کدهای عددی تبدیل کنید. nو ندر اصطلاحات تعریف شده در بالا) با خطاهای اضافی کم یا بدون. یک عمق بیت معمولی این نوع ADC از 10 تا 18 [ ] ارقام باینری. یک مزیت اضافی، توانایی ساخت مبدل هایی است که به تداخل دوره ای (به عنوان مثال تداخل از منبع تغذیه) به دلیل ادغام دقیق سیگنال ورودی در یک بازه زمانی ثابت، حساس نیستند. نقطه ضعف این نوع ADC نرخ تبدیل پایین است. ADC با متعادل کننده شارژ در ابزار اندازه گیری با دقت بالا استفاده می شود.
• ADC با تبدیل متوسط ​​به نرخ تکرار پالس. سیگنال سنسور از مبدل سطح و سپس از مبدل ولتاژ-فرکانس عبور می کند. بنابراین، سیگنالی مستقیماً به ورودی مدار منطقی می رسد که مشخصه آن فقط فرکانس پالس است. شمارنده منطقی این پالس ها را به عنوان ورودی در طول زمان نمونه برداری می پذیرد، بنابراین یک ترکیب کد در پایان آن ارائه می دهد که از نظر عددی برابر با تعداد پالس هایی است که در طول زمان نمونه برداری به مبدل آمده است. چنین ADCهایی نسبتاً کند هستند و خیلی دقیق نیستند، اما با این وجود پیاده سازی بسیار ساده هستند و بنابراین هزینه کمی دارند.
• Sigma-Delta -ADC(که ADC دلتا سیگما نیز نامیده می شود) یک تبدیل آنالوگ به دیجیتال را با نرخ نمونه برداری چند برابر بیشتر از میزان مورد نیاز انجام می دهد و با فیلتر کردن تنها باند طیفی مورد نظر را در سیگنال باقی می گذارد.

ADC های غیر الکترونیکی معمولاً بر اساس همان اصول ساخته می شوند.

ADC های نوری

روش های نوری وجود دارد [ ] تبدیل سیگنال الکتریکی به کد. آنها بر اساس توانایی برخی از مواد برای تغییر ضریب شکست تحت تأثیر میدان الکتریکی هستند. در این حالت، پرتوی نوری که از یک ماده می گذرد، سرعت یا زاویه انحراف خود را در مرز این ماده مطابق با تغییر ضریب شکست تغییر می دهد. روش های مختلفی برای ثبت این تغییرات وجود دارد. برای مثال، خطی از آشکارسازهای نوری، انحراف پرتو را ثبت می‌کند و آن را به یک کد گسسته تبدیل می‌کند. طرح‌های تداخل مختلف که شامل یک پرتو تاخیری است، ارزیابی تغییرات سیگنال یا ساخت مقایسه‌کننده‌های کمیت‌های الکتریکی را ممکن می‌سازد.

ADC های نوری می توانند بسیار سریع باشند.

تراشه های ADC

برای اکثر ADC ها، عمق بیت از 6 تا 24 بیت است، نرخ نمونه برداری تا 1 مگاهرتز است. ADCهای مگا و گیگاهرتز نیز در دسترس هستند (ADC AD9 12 بیتی 2 کاناله 1 GSPS AD9234 تا دسامبر 2015 238 دلار بود). ADCهای مگاهرتز در دوربین‌های ویدئویی دیجیتال، دستگاه‌های فیلمبرداری و تیونرهای تلویزیون دیجیتال برای دیجیتالی کردن سیگنال ویدئویی مرکب مورد نیاز هستند. ADC های تجاری معمولا دارای خطای خروجی ± 0.5 تا 1.5 ± LSM هستند.

یکی از عواملی که هزینه ریز مدارها را افزایش می دهد، تعداد پین ها است، زیرا باعث می شود بسته تراشه بزرگتر شود و هر پایه باید به یک تراشه متصل شود. برای کاهش تعداد پین‌ها، اغلب ADCهایی که با نرخ نمونه‌برداری پایین کار می‌کنند دارای یک رابط سریال هستند. استفاده از ADC با رابط سریال اغلب به شما امکان می دهد تراکم نصب را افزایش دهید و یک برد با مساحت کوچکتر ایجاد کنید.

اغلب، تراشه های ADC دارای چندین ورودی آنالوگ هستند که از طریق یک مالتی پلکسر آنالوگ به یک ADC منفرد متصل می شوند. مدل‌های مختلف ADC ممکن است شامل دستگاه‌های نگهدارنده نمونه، تقویت‌کننده‌های ابزار دقیق، یا ورودی دیفرانسیل ولتاژ بالا و مدارهای دیگر از این قبیل باشد.

استفاده از ADC در ضبط صدا

ADCها در اکثر تجهیزات ضبط مدرن تعبیه شده اند، زیرا پردازش صدا معمولاً روی رایانه ها انجام می شود. حتی هنگام استفاده از ضبط آنالوگ، یک ADC برای ترجمه سیگنال به یک جریان PCM نیاز است که در حامل اطلاعات ضبط می شود.

ADC های مدرن مورد استفاده در ضبط صدا می توانند با نرخ نمونه برداری تا 192 کیلوهرتز و حتی تا 384 کیلوهرتز در 32 بیت کار کنند. این موجه است، زیرا آخرین تحقیقات نشان داده است که فرد تا 60 کیلوهرتز می شنود، و همانطور که قبلا تصور می شد تا 20 کیلوهرتز نمی شنود، و برای ضبط سیگنال های تا 60 کیلوهرتز بدون اعوجاج، فرکانس نمونه برداری افزایش یافته نیاز است. علاوه بر این، مشخص است که ترکیب طیفی صدای "لال ترومپت" از 20 کیلوهرتز بالاتر می رود، سطح تا 100 کیلوهرتز از سطح نویز پایین نمی آید، به عنوان مثال، برای سازهای دیگر خانواده های موسیقی نتیجه مشابهی به دست می آید. ، ویولن و ابوا وجود انرژی بالای 40 کیلوهرتز را نشان می دهند، درام ها بیشترین مقدار اولتراسونیک را تولید می کنند. ضربه زدن به سنج 40 درصد انرژی بالای 20 کیلوهرتز را نشان داد و مثلث در 100 کیلوهرتز بسیار قوی به نظر می رسد. فناوری صوتی Hi-Fi در حال حاضر از نرخ نمونه برداری 44.1 کیلوهرتز (استاندارد برای سی دی ها) یا 48 کیلوهرتز (معمولی برای نمایش صدا در رایانه ها) استفاده می کند. با این حال، پهنای باند وسیع هزینه اجرای فیلترهای ضد آلیاسینگ را ساده و کاهش می دهد و به آنها اجازه می دهد با تعداد لینک های کمتر یا با شیب کمتر در باند توقف ساخته شوند که به طور مثبت بر پاسخ فاز فیلتر در باند عبور تأثیر می گذارد. محققان ژاپنی به رهبری T. Oohashi آزمایش‌هایی را با ضبط‌های باند پهن با فرکانس‌های تا 60 کیلوهرتز انجام دادند و توئیتر فوق‌العاده (گسترش‌کننده HF با برد زیاد بالا) را می‌توان روشن و خاموش کرد. با ردیابی فعالیت مغز آزمودنی ها و تجزیه و تحلیل نمرات ذهنی در طول گوش دادن کور، آنها به این نتیجه رسیدند که شنوندگان واقعاً به اجزای اولتراسونیک موسیقی پاسخ می دهند. سیستم های بلندگوی پهن باند با فرکانس بالای 80 کیلوهرتز در فروش رایگان ظاهر شدند.

همچنین، پهنای باند اضافی ADC این امکان را فراهم می کند که به طور متناظر اعوجاج دامنه را که به طور اجتناب ناپذیری به دلیل وجود مدار نمونه و نگهدارنده ایجاد می شود، کاهش دهد. چنین اعوجاج هایی (غیرخطی بودن پاسخ فرکانسی) شکلی دارند sin(x)/x [ ] و به کل پهنای باند اشاره دارد، بنابراین بخش کوچکتر پهنای باند (در فرکانس) استفاده می شود (توسط سیگنال مفید اشغال می شود)، داده اعوجاج کمتری دارد.

مبدل های آنالوگ به دیجیتال برای ضبط صدا دارای طیف گسترده ای از قیمت ها هستند - از 5 تا 10 هزار دلار و بیشتر برای ADC دو کاناله.

ADCها برای ضبط صدا که در رایانه ها استفاده می شوند داخلی و خارجی هستند. همچنین یک نرم افزار رایگان DSP به عنوان دمدولاتور وجود دارد.

مبدل آنالوگ به دیجیتال وسیله ای است که برای تبدیل یک کمیت فیزیکی که به طور مداوم در زمان تغییر می کند به مقادیر کد دیجیتال معادل طراحی شده است. یک مقدار آنالوگ می تواند ولتاژ، جریان، جابجایی زاویه ای، فشار گاز و غیره باشد.

فرآیند تبدیل آنالوگ به دیجیتال شامل اجرای متوالی عملیات زیر است (شکل 13.5):

نمونه برداری از مقادیر مقدار آنالوگ اصلی در برخی از نقاط زمانی معین، به عنوان مثال. نمونه برداری سیگنال در زمان،

کوانتیزاسیون (گرد کردن مقدار تبدیل شده به برخی از مقادیر شناخته شده) مقدار آنالوگ بدست آمده در زمان های گسسته بر اساس سطح،

رمزگذاری - جایگزینی مقادیر کوانتومی یافت شده با برخی از کدهای عددی.

برنج. 13.5. اصل تبدیل آنالوگ به دیجیتال

خطای ADC یکپارچه سازی عمدتاً با تغییر شیب ولتاژ دندانه اره ای تعیین می شود که با ثابت زمانی یکپارچه ساز RC (مولد ولتاژ دندانه اره) تعیین می شود. تحت تأثیر عوامل بی ثبات کننده خارجی، به ویژه دما، ثابت زمانی و در نتیجه شیب ولتاژ دندانه اره تغییر می کند که منجر به خطاهای تبدیل قابل توجهی می شود. بنابراین در حال حاضر از اصل یکپارچه سازی دوگانه برای ساخت ADC های یکپارچه استفاده می شود.

اصل عملیات ADC ادغام دوگانهشامل این واقعیت است که ابتدا، در یک بازه زمانی ثابت T 1، مقدار تبدیل آنالوگ U x یکپارچه می شود و سپس ولتاژ مرجع (مرجع) با قطب مخالف U op یکپارچه می شود. فاصله زمانی T 2 متناسب با مقدار تبدیل شده U x است.

شکل 13.11. نمودار ساختاری ADC ادغام دوگانه (الف) و نمودار زمان بندی عملکرد آن (ب) در واقع، در طول بازه زمانی T 1، ولتاژ در خروجی انتگرالگر طبق یک قانون خطی تغییر می کند:

در طول بازه زمانی T 2، ولتاژ خروجی در خروجی انتگرالگر از Uout.int.max به 0 تغییر می کند، یعنی.

از این رو،

بنابراین، فاصله زمانی T 2 به ثابت T 1 /U op و متغیر U x بستگی دارد و به پارامترهای انتگرالگر بستگی ندارد. این را می توان در نمودار نشان داده شده در شکل 13.12 مشاهده کرد.

شکل 13.12. ولتاژ در خروجی یکپارچه ساز در ثابت زمانی τ 1 = R 1 * C 1 ( 1 ) و در τ 2 = R 2 * C 2 ( 1 ) ADC ادغام دوگانه دقت تبدیل بالایی را تحت نویزهای مصنوعی ارائه می دهد. در محدوده دمایی گسترده ای قرار می گیرد و به طور گسترده در فناوری اندازه گیری و سیستم های کنترل خودکار استفاده می شود.

به عنوان مثال، اساس همه مولتی مترها ADC دوتایی است که بر روی تراشه K572PV2 یا K572PV5 ساخته شده است. آی سی ها تقریباً یکسان هستند، اما اولی LED و دومی LCD را درایو می کند.

ریزمدار K572PV2، همراه با یک منبع ولتاژ مرجع، چندین مقاومت و خازن، عملکردهای یک ADC دوتایی را با صفر کردن خودکار op-amp و تعیین قطبیت سیگنال ورودی انجام می دهد.

پارامترهای فنی اصلی IS:

عمق بیت - 3.5 رقم اعشار،

امپدانس ورودی - 50 Mohm

ولتاژ ورودی - ±1.999Uop(V)،

عملکرد - (2-9) هرتز،

مصرف جریان - 1.8 میلی آمپر

ولتاژ تغذیه - 9 ولت.

شکل 13.13. IS K572PV2 (a) و ولتاژ خروجی در خروجی ژنراتور (b)

عملکرد آی سی تحت تأثیر پالس های ساعت f ژنراتور پالس داخلی در سه مرحله انجام می شود:

در مرحله اول T 1، به مدت 4000 دوره f ty، ولتاژ U x یکپارچه می شود.

در مرحله دوم، از 0 تا 8000 دوره، fti یکپارچه سازی ولتاژ مرجع U op و

در مرحله سوم که از 4000 تا 12000 دوره f ty طول می کشد، op-amp به طور خودکار روی صفر تنظیم می شود.

کل چرخه تبدیل 16000 چرخه طول می کشد.

ADC های چند کانالهبه طور گسترده ای برای تبدیل چندین مقدار آنالوگ از یک نوع استفاده می شود. چنین ADCهایی شامل یک سوئیچ آنالوگ و یکی از ADCهایی هستند که در بالا مورد بحث قرار گرفت.

شکل 13.14. ADC چند کاناله

تبدیل به صورت متوالی پارامتر به پارامتر انجام می شود. سوئیچ آنالوگ به طور متناوب تمام سیگنال های ورودی را از طریق تقویت کننده به ورودی ADC متصل می کند.

- یک مدار الکترونیکی که دو سیگنال آنالوگ را در ورودی های خود دریافت می کند و بسته به اینکه کدام یک از سیگنال ها بزرگتر است، "0" یا "1" منطقی را خروجی می دهد.

دو ورودی آنالوگ نامگذاری شده اند غیر معکوس(+) و معکوس (-). اگر ولتاژ در ورودی غیر معکوس بیشتر از ورودی معکوس باشد، سیگنال خروجی برابر با منطق "1" است، در غیر این صورت - به منطق "0".
در صورت فعال بودن، مقایسه کننده به شما امکان می دهد مقادیر ولتاژ موجود در ورودی های مربوطه میکروکنترلر را با هم مقایسه کنید.
نتیجه مقایسه یک مقدار بولی است که می تواند در برنامه خوانده شود. بر اساس نتیجه مقایسه، می توان یک وقفه ایجاد کرد و وضعیت تایمر شمار را نیز می توان ثبت کرد.
برای اینکه پین ​​های میکروکنترلر با عملکرد جایگزین مربوطه به عنوان مقایسه کننده آنالوگ استفاده شوند، باید به عنوان ورودی آنالوگ پیکربندی شوند.

مبدل آنالوگ به دیجیتال

مبدل آنالوگ به دیجیتال(ADC) دستگاهی است که یک سیگنال آنالوگ ورودی را به یک کد گسسته (سیگنال دیجیتال)، اغلب باینری تبدیل می کند. تبدیل معکوس با استفاده از مبدل دیجیتال به آنالوگ(DAC).
هر کمیت فیزیکی به طور مداوم در حال تغییر یا معادل آن می تواند به عنوان یک سیگنال آنالوگ عمل کند. اغلب، یک سیگنال ولتاژ معادل به عنوان سیگنال ورودی برای به دست آوردن اطلاعات دیجیتال در مورد دما، جریان، رطوبت و غیره استفاده می شود.
بیشتر مبدل های آنالوگ به دیجیتال خطی هستند، به این معنی که محدوده مقادیر ورودی که به یک مقدار دیجیتال خروجی نگاشت شده است به صورت خطی با آن مقدار خروجی مرتبط است. اساس ساخت ADC یک مقایسه کننده آنالوگ است.
وضوح ADC حداقل تغییر در مقدار یک سیگنال آنالوگ است که می تواند توسط یک ADC معین تبدیل شود. معمولا بر حسب ولت اندازه گیری می شود.


عمق بیت ADC تعداد مقادیر گسسته ای را که مبدل می تواند در خروجی تولید کند مشخص می کند. در بیت اندازه گیری می شود. به عنوان مثال، ADC قادر به خروجی 2 8 =256 مقادیر گسسته (0..255)، دارای ظرفیت 8 بیت است.
برابر است با اختلاف بین ولتاژهای مربوط به حداکثر و حداقل کد خروجی تقسیم بر تعداد مقادیر گسسته خروجی.

جایی که ن- عمق بیت ADC.
در این حالت می توان ولتاژ ورودی مبدل را با دانستن مقدار دیجیتال بدست آمده از تبدیل آنالوگ به دیجیتال تخمین زد. ارزش

در عمل، وضوح یک ADC توسط نسبت سیگنال به نویز سیگنال ورودی محدود می شود. با شدت نویز بالا در ورودی ADC، تشخیص سطوح مجاور سیگنال ورودی غیرممکن می شود، یعنی وضوح تصویر بدتر می شود. در این مورد، وضوح واقعی قابل دستیابی توضیح داده شده است عمق بیت موثر(تعداد موثر بیت - ENOB)، که کمتر از عمق بیت واقعی ADC است. هنگام تبدیل یک سیگنال با نویز زیاد، بیت های پایین کد خروجی عملاً بی فایده هستند، زیرا حاوی نویز هستند.

نمونه گیری سیگنالتبدیل اندازه گیری یک سیگنال پیوسته نامیده می شود x(t)به دنباله مقادیر لحظه ای این سیگنال X(k i T)مربوط به مقاطع خاصی از زمان است k i T (تیمرحله نمونه برداری است).


گسسته سازی سیگنال در زمان را می توان با یک مرحله ثابت انجام داد تی= گام ثابت یا متغیر تی= var.

فرکانس نمونه برداری- فرکانسی که با آن تبدیل سیگنال آنالوگ به دیجیتال انجام می شود.
زمان تبدیلزمان از شروع تبدیل تا ظاهر شدن کد مربوطه در خروجی ADC است.
ولتاژ مرجعولتاژ مربوط به حداکثر کد خروجی است.

از آنجایی که ADC های واقعی نمی توانند تبدیل A/D را به صورت آنی انجام دهند، مقدار ورودی آنالوگ باید حداقل از ابتدا تا انتهای فرآیند تبدیل ثابت نگه داشته شود (این بازه زمانی نامیده می شود. زمان تبدیل). این مشکل را می توان با استفاده از یک مدار خاص در ورودی ADC حل کرد - دستگاه های نگهدارنده نمونه(UVH). SHA معمولاً ولتاژ ورودی را در یک خازن ذخیره می کند که از طریق یک سوئیچ آنالوگ به ورودی متصل می شود: هنگامی که سوئیچ بسته می شود، از سیگنال ورودی نمونه برداری می شود (خازن به ولتاژ ورودی شارژ می شود) و هنگامی که سوئیچ باز می شود. ، ذخیره می شود. به عنوان یک قاعده، ماژول های ADC حاوی یک SHA داخلی هستند.