Procesory číslicového zpracování signálů. DSP - osobní počítač: nelze

Digitální signálové procesory (DSP) jsou speciálním typem mikroprocesorové technologie navržené pro práci v reálném čase. Oblasti použití DSP:

Digitální filtrování signály,

Optimální zpracování, výpočet korelační funkce,

Spektrální analýza signály,

Kódování a dekódování informací,

Rozpoznávání a syntéza řeči, syntéza a zpracování hudby,

Zpracování obrazu,

Počítačová grafika, syntéza obrazu,

Měřicí technika.

Hlavním rozlišovacím znakem DSP je velké množství výpočtů prováděných v reálném čase. To určuje následující charakteristické rysy DSP:

Využití rozšířené Harvardské architektury - samostatná paměť příkazů a dat s nezávislými sběrnicemi, která umožňuje načítání příkazů a jejich provádění v jednom cyklu vnitřní frekvence krystalu,

Krátké příkazy, implementované v potrubních zařízeních, určují RISC architekturu DSP,

Povinná přítomnost paralelního hardwarového násobiče, který provádí příkazy násobení v jednom cyklu vnitřní frekvence krystalu,

Přítomnost speciálních příkazů pro zpracování signálu. Například v rodině procesorů TMS320 od Texas Instruments existuje instrukce dmov, která ke vzorku přidá nový vzorek signálu, přičemž zbývající vzorky posune o jedno časové kvantum, instrukce LTD načte multiplikand do registru multiplikátoru, posune signál vzorky, a sečte výsledek předchozího násobení s obsahem akumulátoru.

Během své historie vývoje od počátku 80. let minulého století se vystřídalo několik generací DSP, ale díky úspěšné architektuře se nadále vyrábí řada DSP předchozích generací v moderním designu. První generace DSP TMS32010 byla vyvinuta společností Texas Instruments v roce 1982. Jedná se o 16bitový mikroprocesor s výkonem 5 milionů instrukcí za sekundu (MIPS) měl vnitřní RAM 144-256 slov, ROM 1,5 - 4K slov. ALU a baterie 32-bit, hardwarový násobič 16x16 - výsledek 32 bitů, byly tam vstupně-výstupní porty.

Druhá generace DSP se objevila v polovině 80. let. Toto je TMS32020, mikroprocesor TMS320C25 10 MIPS CMOS. Nejzajímavější jsou DSP DSP56000 a DSP56001 s výkonem 10, respektive 25 MIPS. Byly vyvinuty společností Motorola. Toto jsou jediné 24bitové DSP. DSP modifikace této architektury se stále vyrábí. Architektura DSP56001 je znázorněna na Obr. 7.1. Procesor má rozšířenou architekturu Harvard. Datové paměti RAM X a Y mají samostatné adresové sběrnice YA, XA a datové XD, YD. K adresování bootovací ROM a programové RAM se navíc používá samostatná adresová sběrnice PA, které mají také samostatnou datovou sběrnici PD. Datová sběrnice GD se používá ke stahování programů z hostitelského počítače přes synchronní sériové rozhraní. Kromě toho se GD používá k obsluze přerušení z programovatelného řadiče přerušení. Přepínací jednotky mohou přenášet data a adresy mezi těmito sběrnicemi a externí přepínací jednotky sběrnic umožňují, aby byla kterákoli ze sběrnic řízena z čipu. Generátor řídicího signálu generuje externí řídicí signály. Ke generátoru hodin je připojen externí quartz a ten taktuje celý obvod.

Rýže. 7.1. Architektura DSP56001

Paměti X a Y ROM obsahují sinusové a kosinové čtení, což umožňuje kvadraturní příjem a zpracování. V současnosti se takový DSP nejčastěji používá při zpracování a syntéze zvuku.

DSP třetí generace se objevily na přelomu 80. a 90. let. Jedná se o TMS320C30 - TI, DSP96002 - Motorola, DSP32C AT&T Microelectronics. Vlastnosti těchto procesorů spočívají v tom, že jsou 32bitové, dokážou provádět celočíselné i plovoucí desetinné čárky v jedné ALU, mají rozšířenou harvardskou architekturu, přítomnost časovačů a vstupně-výstupních portů. Dodnes se vyrábí modifikace TMS320C30 DSP - jedná se o TMS320VC33-120 a -150. Výkon TMS320VC33-150 150 milionů operací s pohyblivou řádovou čárkou za sekundu (MFLOPS).

Jeho hlavní parametry:

RAM 34K 32bitová slova se dvěma paralelními přístupovými sběrnicemi,

Generátor hodin s možností násobení vnitřní frekvence,

32bitové jádro s pohyblivou řádovou čárkou,

4 externí vzorkovací záblesky,

ovladač přerušení,

zavaděč,

8 40bitových registrů zvýšená přesnost,

Jeden sériový port,

dva časovače,

koprocesor s přímým přístupem do paměti (DMA),

144pinový LQFP balíček.

DSP čtvrté generace vyvinuta v 90. letech. Zde byly DSP rozděleny na relativně levné 16bitové DSP s pevnou řádovou čárkou a drahé vysoce výkonné 32-40bitové DSP s pohyblivou řádovou čárkou. DSP s pevným bodem se začaly používat v komunikačních zařízeních, modemech, audio multimediálních zařízeních, zpracování signálu, mezi společnostmi vyvíjejícími takové DSP jsou známé rodiny analogových zařízení ADSP. DSP s pohyblivou řádovou čárkou - pro zpracování širokopásmové signály, obrázky, in počítačová grafika. Typickým DSP s pohyblivou řádovou čárkou je TMS320C40 - TI. Architektura tohoto DSP je znázorněna na Obr. 7.2. Výkon tohoto procesoru je 275 MIPS. Hlavní rys jeho architektura je přítomnost vstupně-výstupní sběrnice pro přímý přístup do paměti s koprocesorem. Je určen pro vysokorychlostní výměnu přes komunikační porty 0 - 5 s dalšími procesory, které tvoří architekturu MIMD. Každý port má 8 datových bitů a 4 doprovodné signály s šířkou pásma 20 Mbps.

Rýže. 7.2. Architektura TMS320C40

Na Obr. 7.3 ukazuje variantu topologie procesorové linky.

Rýže. 7.3. Topologie spojů DSP

DSP páté a šesté generace byly vyvinuty na počátku 21. století. Zde bychom si měli povšimnout vývoje TI - procesorů rodin C5000 a C6000. Rodina C5000 je rodina levných DSP s pevným bodem s vysokou rychlostí a nízkou spotřebou 0,9 V, zatímco řada C6000 je DSP s pevnou a pohyblivou řádovou čárkou s výkonem až 1200 MFLOPS. Některé parametry rodiny TMS320C55x:

Spotřeba 0,05 mV/MIPS,

Výkon 140 - 800 MIPS včetně násobení,

Variabilní délka instrukce 8 - 48 bitů,

2 násobiče, 2 ALU, 4 baterie,

4 datové registry,

Výběr příkazů - každý 32 bitů.

V současné době se DSP používají ve spojení s programovatelnou logikou. Nástroje pro ladění hardwaru založené na DSP a programovatelné logice se dělí do dvou kategorií:

Softwarová podpora pro generování a ladění strojového kódu pro zpracování signálu v DSP (tools generování kódu),

Hardwarová a softwarová podpora pro integraci DSP s cílovým hardwarem vyvíjeného zařízení a nástroj pro ladění programu zpracování s hardwarem v reálném čase.

Tyto dva typy ladění obvykle provádějí různí vývojáři s časovým přesahem, což urychluje proces návrhu a výroby hardwaru. Na Obr. 7.4 ukazuje strukturu procesu ladění zařízení s DSP a programovatelnou logikou.

Rýže. 7.4. Proces vývoje zařízení pro DSP a FPGA

V procesu ladění programu DSP dochází ke zpětnému sledování a opravě programu, ale také ke zpětnému sledování dochází ke změně logiky zabudované do programovatelné logiky hardwaru. Proces ladění při použití DSP a FPGA se tedy ukazuje jako mnohem flexibilnější a umožňuje měnit software i hardware.

Jaké jsou rysy vývoje zařízení založeného na DSP a programovatelné logice?

1. Vývoj různých architektur paralelního zpracování jak v DSP, tak v programovatelné logice.

2. Vývoj vhodných ladicích nástrojů založených na emulátorech, simulátorech a testovacích rozhraních jako JTAG.

3. Kombinace v rámci jednoho čipu DSP a programovatelné logiky, například v TMS320C54x.

4. Rozvoj efektivity optimalizace kompilátorů pro jazyky vyšší úrovně, jako je C, na úroveň, která nevyžaduje vkládání assembleru do programů.

5. Vývoj heterogenních hardwarových systémů na jednom čipu včetně různých typů mikroprocesorů včetně DSP a jejich vybavení paralelním multiprocesorem operační systémy reálný čas.

Bibliografie

1. Superpočítač. Organizace hardwaru a softwaru / Ed. S. Fernbach: Per. z angličtiny. - M .: Rádio a komunikace, 1991.

2. Hockney R., Jessoup K. Paralelní počítače. Architektura, programování a algoritmy: Per. z angličtiny-M.: Radio and communication, 1986.

3. Kougi P.M. Architektura dopravníkových počítačů: Per. z angličtiny-M.: Radio and communication, 1985.

4. Paralelní počítání/ Ed. G. Rodriga: Per. z angličtiny-M.: Nauka, 1986.

5. Pukhalsky G.I., Novoseltseva T.Ya. Navrhování diskrétních zařízení na integrovaných obvodech: příručka. - M .: Rádio a komunikace, 1990.

6. Steshenko V.B. ALTERA FPGA: návrh zařízení pro zpracování signálu. - M: DODEKA, 2000.

7. Knyshev D.A. Společnost FPGA" XILINX“: popis struktury hlavních rodin. - M: DODEKA-XXI, 2001.

8. Sikarev A.A., Lebeděv O.N. Mikroelektronická zařízení pro tvorbu a zpracování komplexních signálů. - M.: Rozhlas a komunikace, 1983.

Dnes, v polovině osmdesátých let populární mezi elektrotechniky, jsou řeči o míře zaostávání za sovětskou elektronikou od té západní již zapomenuty. Poté posuzovali stupeň rozvoje elektroniky podle vývoje procesorů k osobní počítače. „Železná opona“ dělala svou práci, ani jsme si tehdy nedokázali představit, že sovětská elektronika zaostává za západní ne o rok nebo dva, ale navždy.

Běžní sovětští inženýři, kteří nebyli vpuštěni na největší světové odborné semináře o elektronice a nebyli zasvěceni do tajů zkoumaných KGB, mohli před deseti lety posoudit vývoj elektroniky podle programu Vremja a hollywoodských filmů. Po nadšení z elektronických vychytávek Jamese Bonda došlo k závěru, že: to všechno jsou speciální efekty kina; vše je vytvořeno na specializovaných mikroprocesorech (nikdy nebylo specifikováno na jakých); a že "my, kde je to nutné a kdo potřebuje mít věci a chladič." Po takových promyšlených závěrech sovětští inženýři s novým tvůrčím impulsem ve svých výzkumných ústavech pokračovali ve vytváření mistrovských děl na 155 TTL mikroobvodech nebo, nejblíže vojensko-průmyslovému komplexu, na 133. sérii.

Ke své hanbě musím přiznat, že jsem také zhruba do poloviny devadesátých let naznačoval, že specializované procesory jsou něco naprosto složitého a nepředstavitelného. Ale doba se naštěstí změnila a první specializované procesory, se kterými jsem se měl možnost setkat, byly digitální signálové procesory neboli signálové procesory (DSP, DSP - Digital Signal Processor).

Signálové procesory se objevily jako výsledek rozvoje digitálních technologií, které byly stále více zaváděny do tradičních „analogových“ aplikací: rádia a drátová komunikace, video a audio technika, měření a Spotřebiče. Vytvoření specializovaných procesorů pro zpracování signálu vyžadovalo i čistě digitální zařízení: modemy, diskové jednotky, systémy zpracování dat atd. Hlavním rozlišovacím znakem DSP od běžných mikroprocesorů je jejich maximální vhodnost pro řešení problémů digitálního zpracování signálu. Jedná se o „specializované“ regulátory, jejichž specializace spočívá v takové architektuře a příkazovém systému, který by umožňoval optimálně provádět operace převodu signálu a filtrování v reálném čase. Běžné mikrokontroléry mají instrukce, které takové operace provádějí, nebo nejsou poskytovány vůbec, nebo jejich práce je velmi pomalá, což znemožňuje jejich použití v procesech kritických z hlediska rychlosti. Využití tradičních mikroprocesorů proto vedlo na jedné straně k neopodstatněným komplikacím a zdražení obvodového návrhu zařízení a na druhé straně k neefektivnímu jednostrannému využívání možností regulátoru. DSP byli vyzváni, aby tento rozpor vyřešili a svou práci zvládli obdivuhodně.

Signální procesory se objevily na počátku 80. let. První široce známý signálový procesor byl TMS32010 DSP, vydaný v roce 1982 společností Texas Instruments, s výkonem několika MIPS (milionů instrukcí za sekundu), vytvořený pomocí 1,2 mikronové technologie. Po Texas Instruments začaly DSP vyrábět další společnosti. Aktuálně je Texas Instruments lídrem ve výrobě DSP, vlastní zhruba polovinu trhu s těmito ovladači. Druhým největším výrobcem DSP je Lucent Technologies, která vyrábí zhruba třetinu těchto zařízení. První čtyři završují Analog Devices a Motorola, které mají přibližně stejný podíl na trhu a společně vyrábějí asi čtvrtinu všech DSP. Zbývající výrobci, i když mezi nimi jsou tak známé společnosti jako Samsung, Zilog, Atmel a další, tvoří zbývajících 5-6 procent trhu signálových procesorů.

Je zřejmé, že trendsettery mezi výrobci jsou přední společnosti v této oblasti a především Texas Instruments. Politika předních společností ve výrobě a propagaci signálových procesorů se výrazně liší.

Texas Instruments si klade za cíl vyrábět co nejširší sortiment, schopný pokrýt všechny možné aplikace procesorů s rostoucím výkonem. V současnosti dosahuje výkon signálových procesorů až 8800 MIPS a jsou vyráběny technologií od 0,65 mikronu do 0,1 mikronu. Taktovací frekvence dosahuje 1,1 GHz.

Lucent Technologies se zaměřuje na významné výrobce koncových zařízení a nabízí své produkty prostřednictvím distribuční sítě, aniž by se uchylovala k široké reklamní kampani. Společnost se specializuje na DSP pro telekomunikační zařízení, zejména v tak slibném směru, jako je vytváření celulárních komunikačních stanic.

Analog Devices naopak vede aktivní marketingovou a reklamní kampaň, o čemž svědčí alespoň zkratka v názvu DSP této společnosti SHARK a Tiger SHARK (shark and tiger shark). V technické oblasti jsou procesory této společnosti optimalizovány pro spotřebu energie a pro budování víceprocesorových systémů.

Motorola distribuuje své procesory prostřednictvím své rozsáhlé distribuční sítě. V architektuře DSP se Motorola jako první vydala cestou vytvoření na stejném čipu jak signálového procesoru, tak klasického mikrokontroléru, které fungují jako jeden systém, což značně zjednodušuje život vývojářům zařízení, zjednodušuje návrh obvodu.

Architektura a výrobní technologie DSP jsou již poměrně dobře vyvinuty, nicméně požadavky na stabilitu a přesnost výpočtů DSP vedou k tomu, že se nelze zbavit vysoké složitosti funkčních zařízení, která provádějí zpracování dat (zejména ve formátu s pohyblivou řádovou čárkou), což neumožňuje výrazně snížit náklady.při výrobě procesorů. Cena DSP se může pohybovat od 2 do 180 nebo více dolarů za jednotku.

Charakteristika DSP procesorů

Signálové procesory se vyznačují vysokorychlostní aritmetikou, přenosem a příjmem dat v reálném čase a architekturou paměti s vícenásobným přístupem.

Jakákoli aritmetická operace v procesu provádění vyžaduje následující základní operace: výběr operandů; provádět sčítání nebo násobení; uložte výsledek nebo jej opakujte. Proces výpočtu navíc vyžaduje zpoždění, načítání hodnot z po sobě jdoucích paměťových buněk a kopírování dat z paměti do paměti. U signálových procesorů je zvýšení rychlosti aritmetických operací dosaženo díky: paralelnímu provádění akcí, vícenásobnému přístupu do paměti (výběr dvou operandů a uložení výsledku), přítomnosti velkého počtu registrů pro dočasné ukládání dat, hardwaru implementace přístupnost: implementace zpoždění, násobiče, adresování vyzvánění atd. Signálové procesory také implementují hardwarovou podporu pro programové cykly, kruhové vyrovnávací paměti a schopnost získat několik operandů z paměti současně v cyklu provádění instrukce.

Hlavní výhodou a rozdílem mezi DSP a univerzálními mikroprocesory je to, že procesor komunikuje s mnoha zdroji dat v reálném světě. Procesor může přijímat a vysílat data v reálném čase bez přerušení provádění vnitřních matematických operací. Pro tyto účely jsou přímo v čipu zabudovány analogově-digitální a digitálně-analogové převodníky, generátory, dekodéry a další zařízení pro přímou "komunikaci" s okolním světem.

Konstrukce paměti s vícenásobným přístupem je dosažena především využitím Harvardské architektury. Harvardská architektura označuje architekturu, která má dvě fyzicky oddělené datové sběrnice, což umožňuje dva přístupy do paměti současně. Ale k provádění operací DSP to samo o sobě nestačí, zvláště při použití dvou operandů v instrukci. Proto je k harvardské architektuře přidána mezipaměť pro uložení těch instrukcí, které budou znovu použity. Při použití vyrovnávací paměti zůstávají adresová a datová sběrnice volné, což umožňuje načíst dva operandy. Takové rozšíření – Harvard architecture plus cache – se nazývá rozšířená Harvardská architektura nebo SHARC (Super Harvard ARChitecture).

Zvážíme specifické vlastnosti DSP na rodině DSP568xx Motorola, které kombinují vlastnosti digitálních signálových procesorů a univerzálních mikrokontrolérů.

Jádro DSP56800 je programovatelný 16bitový CMOS procesor určený pro digitální zpracování signálu a výpočetní úlohy v reálném čase a skládá se ze čtyř funkčních jednotek: řízení, generování adres, ALU, bitové zpracování. Pro zvýšení výkonu jsou operace v zařízeních prováděny paralelně. Každé ze zařízení může fungovat nezávisle a současně s ostatními třemi, protože. má vlastní sadu registrů a řídicí logiku. Jádro implementuje současné provádění několika akcí: řídicí zařízení vybere první instrukci, generátor adres vygeneruje jejich adresy druhé instrukce a ALU provede násobení třetí instrukce. Kombinované převody a operace jsou široce používány.

Vestavěná paměť může obsahovat (pro rodinu):

Flash programová paměť až 60K

Flash data až do 8K

RAM programy až do 2K

Datová RAM až 4K

2K spouštěcí program Flash

Implementováno na mikročipech rodiny velký počet periferie: PWM oscilátory, 12bitové ADC se simultánním vzorkováním, kvadraturní dekodéry, čtyřkanálové časovače, řadiče rozhraní CAN, dvouvodičová sériová komunikační rozhraní, sériová rozhraní, programovatelný oscilátor s PLL pro generování hodinového kmitočtu jádra DSP atp.

Obecná charakteristika

40 MIPS výkon při 80 MHz, napájecí napětí 2,7:3,6 V;

Jednocyklový paralelní multiplikátor-sčítačka 16x16;

Dva 36bitové akumulátory včetně rozšiřujících bitů;

Jednostranný 16bitový cyklický posuvník;

Hardwarová implementace příkazů DO a REP;

Tři interní 16bitové datové sběrnice a tři 16bitové adresové sběrnice;

Jedna 16bitová externí sběrnice rozhraní;

Zásobník podprogramů a přerušení, který nemá žádné omezení hloubky.

Čipy řady DSP568xx jsou určeny pro použití v levných zařízeních, domácích spotřebičích, které vyžadují nízkou cenu a nevyžadují ultra vysoké parametry: drátové a bezdrátové modemy, systémy bezdrátový přenos digitální zasílání zpráv, digitální telefonní záznamníky, digitální fotoaparáty, jednoúčelové a víceúčelové ovladače, servomotory a ovladače střídavých motorů.

Obecně platí, že signálové procesory již dosáhly takové fáze svého vývoje, že je lze použít v zařízeních od vesmírných stanic až po dětské hračky.

Jak nečekané může být použití signálových procesorů, jsem se musel přesvědčit nedávno právě na příkladu hračky. Jednou se na mě obrátil můj přítel a požádal mě, abych opravil mluvící panenku, kterou jeho němečtí přátelé dali jeho dceři. Panenka byla opravdu úžasná, podle kamarádky rozuměla až padesáti frázím a "vědomě" udržovala konverzaci. V Německu to stálo sto padesát marek, což mě vedlo k tomu, že rodiče litují rozbití panenky víc než jejich dítě. Dcera panenku tak milovala, zvláště proto, že než oněměla, mluvila německy. Bez jakékoli naděje na úspěch jsem se pustil do opravy této panenky. Pilníkem jsem odpiloval epoxidovou pryskyřici, kterou byl obvod naplněn, a pod silnou, silnou vrstvou epoxidu jsem našel půl tuctu balíčků mikroobvodů, z nichž ústřední byl DSP pro DSP56F ... poslední čísla byla bohužel nenávratně smazána. Nebylo možné přimět panenku, aby promluvila, a kolik inteligence jí dodal signálový procesor, bohužel jsem neurčil. Jak se později ukázalo, nejstarší syn mých známých, aby panenka křičela hlasitěji, k ní nejprve připojil napětí místo 3V, 4,5V, což ještě nebylo „smrtící“, a přestože hračka sípala, křičel, ale po 220v ... . Proto první závěr špičková technologie dobré, ale ne vždy a ne všude. Druhým závěrem je, že brzy snad budeme moci vidět DSP v kuchyňském náčiní, obuvi a oblečení, alespoň v tom neexistují žádné technické překážky.

Vícejádrový DSP TMS320C6678. Přehled architektury procesoru

• Programování mikrokontroléru

Tento článek otevírá řadu publikací věnovaných vícejádrovým procesorům digitálního signálu TMS320C6678. Článek poskytuje obecnou představu o architektuře procesoru. Článek reflektuje přednášku a praktický materiál nabízený studentům v rámci pokročilých školících kurzů pro program „Vícejádrové digitální signálové procesory C66x od Texas Instruments“, pořádaného na Rjazaňské státní radiotechnické univerzitě.

Digitální signálové procesory TMS320C66xx jsou založeny na architektuře KeyStone a jsou vysoce výkonné vícejádrové signálové procesory pracující v pevné i pohyblivé řádové čárce. Architektura KeyStone je princip výroby vícejádrového systému na čipu vyvinutý společností Texas Instruments, který umožňuje efektivní spolupráci velkého počtu jader typu DSP a RISC, akcelerátorů a periferních zařízení s dostatečným šířku pásma interní a externí kanály přenosu dat, které jsou založeny na hardwarových komponentách: Multicore Navigator (řadič výměny dat pro interní rozhraní), TeraNet (interní sběrnice pro přenos dat), Multicore Shared Memory Controller (řadič pro přístup k sdílená paměť) a HyperLink (rozhraní s externí zařízení rychlostí uvnitř čipu).

Architektura procesoru TMS320C6678, nejvýkonnějšího procesoru v rodině TMS320C66xx, je znázorněna na obrázku 1. Architekturu lze rozdělit do následujících hlavních komponent:

• sada operačních jader (CorePack);
• subsystém pro práci se sdílenou interní a externí pamětí (Memory Subsystem);
• periferní zařízení;
• síťový koprocesor (Network Coprocessor);
• interní kontrolér předávání (Multicore Navigator);
• servisní hardwarové moduly a interní sběrnici TeraNet.

Obrázek 1. Obecná architektura procesor TMS320C6678

Procesor TMS320C6678 pracuje na taktovací frekvenci 1,25 GHz. Procesor je založen na sadě operačních jader C66x CorePack, jejichž počet a složení závisí na konkrétní model procesor. TMS320C6678 DSP obsahuje 8 jader typu DSP. Jádro je základním výpočetním prvkem a zahrnuje výpočetní jednotky, sady registrů, programový stroj, programovou a datovou paměť. Paměť, která je součástí jádra, se nazývá lokální paměť.

Kromě lokální paměti existuje paměť společná pro všechna jádra – sdílená paměť vícejádrový procesor(Multicore Shared Memory - MSM). Ke sdílené paměti se přistupuje prostřednictvím paměťového subsystému, který také obsahuje rozhraní externí paměť EMIF pro výměnu dat mezi procesorem a externími paměťovými čipy.

Síťový koprocesor zvyšuje efektivitu procesoru jako součásti různých typů telekomunikačních zařízení a realizuje hardwarově typické úlohy zpracování dat pro tuto oblast. Koprocesor je založen na Packet Accelerator a Security Accelerator. Specifikace pro procesor uvádí sadu protokolů a standardů podporovaných těmito akcelerátory.

Mezi periferie patří:

• Serial RapidIO (SRIO) verze 2.1 - poskytuje rychlost přenosu dat až 5 GBaud na linku s počtem linek (kanálů) - až 4;
• PCI Express (PCIe) Verze Gen2 - poskytuje rychlost přenosu dat až 5 GBaud na linku s počtem linek (kanálů) - až 2;
• Hypertextový odkaz– interní sběrnicové rozhraní, které umožňuje přímo mezi sebou přepínat procesory postavené podle architektury KeyStone a vyměňovat je rychlostí na čipu; rychlost přenosu dat - až 50 Gbaud;
• Gigabit Ethernet (GbE) poskytuje přenosové rychlosti: 10/100/1000 Mbps a je podporován hardwarovým síťovým komunikačním akcelerátorem (síťový koprocesor);
• EMIF DDR3– rozhraní externí paměti DDR3; má šířku sběrnice 64 bitů a poskytuje adresovatelný paměťový prostor až 8 GB;
• EMIF– rozhraní externí paměti obecný účel; má šířku sběrnice 16 bitů a lze ji použít pro připojení 256 MB NAND Flash nebo 16 MB NOR Flash;
• TSIP (telekomunikační sériové porty)– telekomunikační sériový port; poskytuje přenosové rychlosti až 8 Mbps na linku s až 8 linkami;
• UART– univerzální asynchronní sériový port;
• I2C– interní komunikační sběrnice;
• GPIO– I/O pro všeobecné použití – 16 pinů;
• SPI– univerzální sériové rozhraní;
• Časovače– se používají ke generování periodických událostí.

• modul ladění a trasování (ladění a trasování)– umožňuje ladicím nástrojům přístup k vnitřním zdrojům běžícího procesoru;
• boot ROM (boot ROM) - ukládá spouštěcí program;
• hardwarový semafor- slouží k hardwarové podpoře organizace sdílení paralelní procesy sdílené zdroje procesor;
• modul správy napájení- implementuje dynamické řízení režimů napájení komponent procesoru s cílem minimalizovat spotřebu energie v době, kdy procesor nepracuje na plnou kapacitu;
• PLL– tvoří vnitřní hodinové frekvence procesoru z externího referenčního hodinového signálu;
• řadič přímého přístupu do paměti (EDMA).– řídí proces přenosu dat, vykládá operační jádra DSP a je alternativou k Multicore Navigator.

Základem fungování vícejádrového procesoru TMS320C66xx z pozice vysokorychlostní výměny dat mezi všemi četnými komponentami procesoru, jakož i externí moduly, slouží jako interní sběrnice TeraNet.

V příštím článku bude podrobně rozebrána architektura operačního jádra C66x.

1. Vícejádrový programovací průvodce / SPRAB27B – srpen 2012;
2. TMS320C6678 Datový vícejádrový digitální signálový procesor s pevným a pohyblivým bodem / SPRS691C – únor 2012.

Mikroprocesory jsou univerzální digitální mikroobvody, ve kterých může výpočetní jednotka řízená programem provádět různé akce. Výsledkem je, že všechny mikroprocesory umožňují výměnu jejich maximálního výkonu za složitost implementovaného algoritmu. Místo mikroprocesorů v klasifikaci digitální zařízení zobrazeno na obrázku 1.

Při vytváření digitálních zařízení založených na mikroprocesorech se však vlastnosti řešeného problému překrývají s architekturou konkrétní třídy mikroprocesorů. Zvažte hlavní úkoly, které je třeba vyřešit při zpracování signálu (bez ohledu na analogovou nebo digitální implementaci obvodu):

1. sumace několika signálů;
2. přenos spektra signálu;
3. filtrování signálu;
4. výpočet spektra signálu (rychlá Fourierova transformace);
5. kódování pro opravu chyb (potlačení šumu pro analogové komunikační systémy);
6. personální obsazení (pouze pro digitální systémy připojení)
7. kódování signálu (vznik stejné pravděpodobnosti přenosu nul a jedniček)

Poslední tři z uvedených typů digitálního zpracování signálu se provádějí na nízké frekvenci, takže jejich implementace obvykle vyžaduje malou část výkonu procesoru. Nejvyšší výkon je vyžadován při zpracování vysokofrekvenčních signálů. To je způsobeno krátkým časem mezi sousedními vzorky signálu. Za stejnou dobu to trvá velké množství jednoduché operace.

Nyní zvažte první dva problémy. S , je k provedení operace vyžadována jedna instrukce binárního součtu. Operace přenosu spektra vstupní signál na danou frekvenci vyžaduje operaci násobení a operaci vytvoření dalšího čtení sinusové funkce. Znamená to, že tuto operaci bude vyžadovat vyšší výkon procesoru než předchozí operace zpracování signálu. Nyní porovnejme operaci sčítání a operaci násobení. Při násobení dvou čísel je potřeba spočítat několik dílčích součinů a sečíst je. umožňuje tedy provádět operaci násobení v jednom strojovém cyklu procesoru Přítomnost hardwarového násobiče je nedílnou součástí signálových procesorů.

Nyní pojďme analyzovat proces filtrování signálu. Při implementaci frekvenčních filtrů v časové doméně musíte provést operaci konvoluce. Typické schéma digitální filtr zobrazeno na obrázku 2.

Obrázek jasně ukazuje sekvenci identických částí algoritmu. Počet digitálních signálů musíte opakovaně vynásobit koeficientem filtru a výsledek sečíst s předchozím součtem. V tomto případě je třeba poznamenat takovou vlastnost sčítačky, jako je velká kapacita. U 16bitového signálového procesoru bude číselná kapacita na výstupu násobiče třicet dva bitů. Při sčítání více čísel se také prodlužuje délka slova výsledku. Při sečtení 256 stejných čísel se hodnota výsledku zvýší 256krát, což odpovídá zvýšení kapacity čísla o osm číslic (2 8 \u003d 256). Proto bude kapacita sčítačky v 16bitovém signálovém procesoru rovna čtyřiceti bitům (32+8=40).

V důsledku toho jsme vytvořili ještě jeden požadavek na signálový procesor. Signálový procesor musí obsahovat nejen hardwarový multiplikátor, ale také datový multiplikátor-akumulátor (MAC). Kromě toho musí být operace násobení-akumulace provedena v jednom strojovém cyklu mikroprocesoru. Rád bych poznamenal, že operace násobení-akumulace je nedílná součást nejen filtrační algoritmus, ale také (polovina základního "motýlího" algoritmu)

Nyní si povíme o další metodě zvýšení rychlosti signálového procesoru. V konvenční procesor je použita jednosběrnicová struktura procesorové operační jednotky. Signálový procesor využívá minimálně . To vám umožňuje současně použít dva operandy na vstup aritmetické logické jednotky nebo násobiče-akumulátoru a zapsat výsledek do paměti s libovolným přístupem.

Další důležitou vlastností mikroprocesorů je způsob organizace cyklického provádění programu (operace násobení a akumulace MAC při implementaci digitálního filtru nebo operace „motýlka“ při implementaci rychlé Fourierovy transformace se musí opakovat daný počet opakování). Ve výpočetním mikroprocesoru se k organizaci cyklu používá speciální proměnná - parametr cyklu. Na konci cyklu je tato proměnná porovnána s nastavená hodnota(obvykle s nulou) a skočte na začátek smyčky. V důsledku toho bude algoritmus filtrování vypadat takto:

1. Vygenerujte adresu další buňky zpožďovací linky filtru
2. Přečtěte si další vzorek vstupního signálu ze zpožďovací linky filtru
3. Vygenerujte adresu dalšího koeficientu filtru
4. Přečtěte si další koeficient filtru
5. Vynásobte vzorek vstupního signálu ze zpožďovací linky faktorem filtru (nejčastěji během několika strojových cyklů)
6. Sečtěte výsledek s již nashromážděným součtem (vygenerujte další počet signálů na výstupu filtru)
7. Změňte hodnotu proměnné parametru cyklu
8. Porovnejte přijatou hodnotu s danou hodnotou
9. Přejít na začátek smyčky nebo ji opustit (obvykle se jedná o zdlouhavý postup, který trvá několik strojových cyklů)

V signálových procesorech se organizace cyklu a vytvoření další adresy koeficientu a počtu filtrů provádí hardwarově, takže nevyžaduje další čas. Všechny tyto vlastnosti umožňují zvýšit rychlost signálového procesoru bez zvýšení jeho hodinové frekvence, v důsledku čehož je algoritmická rychlost signálového procesoru při provádění operací zpracování signálu mnohonásobně vyšší než rychlost výpočetního mikroprocesoru. Uvádíme charakteristické vlastnosti signálového procesoru:

1. Dostupnost akumulační baterie MAC se 40bitovou sčítačkou a akumulátorem
2. Přítomnost hardwarového přepínače čísel
3. Přítomnost hardwarové organizace cyklu
4. Přítomnost dvou generátorů adres
5. Třísběrnicová struktura mikroprocesorové operační jednotky

Literatura:

Spolu s článkem „Funkce signálových procesorů“ čte:

Na začátek

Digitální signálové procesory (přednáška)

PLÁN PŘEDNÁŠEK

1. Obecná struktura číslicového zpracování signálů

2. Struktura číslicových signálových procesorů

3. Hlavní ukazatele číslicových signálových procesorů

4. Hlavní výrobci signálových procesorů

5. Implementace hardwaru

1. Obecná struktura zpracování digitálních signálů

Digitální signálové procesory (DSP) nebo jejich ekvivalentní název - digitální signálové procesory (DSP nebo jednoduše signálové procesory), anglická zkratka - DSP (Digital Signal Processor), určené k implementaci algoritmů digitálního zpracování signálu (DSP) a řídicích systémů v reálném čase.

Schéma pro číslicové zpracování analogových signálů.

Kodér generuje sekvenci čísel odpovídajících zpracovanému analogovému signálu.

Dekodér na přijímaném signálu generuje analogový signál, to znamená, že provádí transformace, které jsou obrácené k těm, které proběhly v kodéru.

Vstup systému přijímá signál s omezenou dobou trvání x (t). Vzhledem ke konečnému trvání signálu je jeho spektrum nekonečné.

Analogově-digitální převod se provádí ve dvou fázích: časové vzorkování a kvantování úrovně.

Vzorkování je postup pro snímání okamžitých hodnot signálu x (t) v pravidelných intervalech T. Okamžité hodnoty x ( n T) se nazývají vzorky, čas T je perioda vzorkování a n označuje sériové číslo odkaz. Čím častěji odebíráte vzorky, tím kratší je perioda vzorkování T, tím přesnější je sekvence vzorků x ( n T) bude reprezentovat původní signál x(t).

Vzorkovací perioda T určuje vzorkovací frekvenci:

f d=; T =

Ze vzorců je vidět, že čím menší T, tím vyšší vzorkovací frekvence F e, a čím vyšší je vzorkovací frekvence, tím je pro kalkulátor obtížnější provádět velké množství operací se vzorky při rychlosti jejich příjmu ke zpracování, a tím složitější musí být zařízení. Přesnost reprezentace signálu tedy vyžaduje zvýšení fd a touha udělat kalkulačku co nejjednodušší vede k touze snížit fd.

Existuje však omezení minimální hodnoty f d : pro úplné obnovení signálu z jeho vzorků x ( n T) je nutné, aby vzorkovací frekvence f d byla alespoň dvojnásobkem nejvyšší frekvence F ve spektru přenášeného signálu x (t).

f d ≥ 2F in; T ≤

Z toho vyplývá, že pro nekonečné spektrum, když F → ∞, je diskretizace nemožná.

Nicméně ve spektru každého výsledného signálu jsou takové vyšší složky, že počínaje některými horní frekvence F c, mají malé amplitudy, a proto je lze zanedbat bez znatelného zkreslení samotného signálu. Význam F c je určeno konkrétním typem signálu a řešeným problémem. Například: pro standardní telefonní signál f in = 3,4 kHz, minimální standard jeho vzorkovací frekvence f d = 8 kHz. Omezení spektra na frekvenci F = F in se provádí nízkoprůchodovým filtrem LPF.

Kvantování vzorků podle úrovní (kvantizace)– se provádí za účelem vytvoření posloupnosti čísel: celý rozsah změn hodnoty vzorků je rozdělen do několika diskrétních úrovní a každému vzorku je podle určitého pravidla přiřazena hodnota jedné ze dvou nejbližší kvantizační úrovně, mezi kterými se tento vzorek nachází. Výsledkem je posloupnost čísel x ( n T) \u003d x (n), reprezentované v binárním kódu. Počet úrovní je určen kapacitou ADC. Například: Pokud je bitová hloubka ADC = 3, pak celkem můžete mít k = 2 3 = 8 kvantizačních úrovní a minimální hodnota čtení je 0 (000) a maximální hodnota odkaz je 7 (111). Je zřejmé, že kvantovaný vzorek se liší od vzorku x ( n T). Tento rozdíl je vyjádřen chybou kvantizace:

,

což je tím větší, čím menší je bitová hloubka ADC.

Po ADC následuje sekvence x ( n T) \u003d x (n) jde do signálového procesoru (SP), který podle daného algoritmu každý vzorek x (n) vloží do vzájemné korespondence výstupní vzorek y (n T) \u003d y (n).

Počet operací (násobení, sčítání atd.) pro získání jednoho vzorku se může pohybovat v tisících, takže signálový procesor musí pracovat na vyšší frekvenci F g, aby měl čas provést všechny potřebné akce, než dorazí další vzorek x (n), tedy co když složitost nebyla algoritmem, dobou zpracování t ln nesmí překročit dobu odběru vzorků T:

t pruh≤T

Ale to lze zajistit pouze tehdy, když je hodinová frekvence f T kalkulátor výrazně překračuje vzorkovací frekvenci F d:

f d << f T

Právě za těchto podmínek může kalkulačka pracovat v reálném čase, tedy rychlostí příjmu vstupních vzorků.

Přijaté výstupní vzorky ze signálového procesoru jsou přiváděny do DAC a poté do vyhlazovacího filtru dolní propusti, který je převádí na analogový spojitý signál y (t).

Hlavní úkoly (algoritmy) signálových procesorů:

1.)Digitální filtrování

Digitální filtrování je výběr frekvence, to znamená, že některé frekvence jsou propuštěny a některé ne. Za digitálním filtrováním je Z-transformace, konvoluce.

2.) Spektroskopie

Spektroskopie je soubor metod digitálního zpracování signálu, které umožňují najít všechny frekvenční složky signálu v signálu – bez jejich zvýraznění nebo zkreslení. Zde se provádí DFT (Discrete Fourier Transform) a FFT (Fast Fourier Transform).

3.) Identifikace signálu

Identifikace signálu je oddělení signálů od pozadí frekvencí a rušení, aby se zajistilo, že se jedná o signál a ne o rušení. Zde je korelační analýza.

Korelace je míra, do jaké se dva rysy shodují.

4.) modulace a demodulace.

Za modulací a demodulací je hardwarová, matematická Hilbertova transformace.

Příklad: demodulace signálu s jedním postranním pásmem, který se získá vyjmutím jednoho z postranních pásem amplitudově modulovaného signálu. Výsledkem demodulace je nízkofrekvenční signál, který je obálkaúzkopásmový signál. demodulovaný signál x (n) může být reprezentován v komplexní formě:

;;, Kde

imaginární signál;

X ( n ) je skutečný signál;

s( n ) je obálka signálu x (n ).

Ze vzorců je vidět, že x (n) jsou vůči sobě v kvadratuře, to znamená, že jejich fáze se liší o π /2. Proto je nutné mít zapnutý fázový posuvník π /2. Takové signály se nazývají Hilbertův konjugát a zařízení, které generuje dvojici konjugovaných signálů, se nazývá digitální Hilbertův převodník (DCT), který umožňuje organizovat výpočet obálky s (n) signálu x (n).

5) Komprese, natahování, přenos spektra

Za kompresí, natahováním, přenosem spektra je stejná Hilbertova transformace. Považována za jednu z modifikací modulace a demodulace.

Výpočty algoritmů digitálního zpracování signálu jsou zredukovány do formy v reálném čase, když je doba provádění operací plně předvídatelná:

kde n = 0, 1, 2, …, N-1

X ( n ) – hodnoty dopadu;

y ( n ) jsou odečet reakcí;

b až - reálné koeficienty, které zcela určují vlastnosti digitálních filtrů;

X ( n -k) - odečty expozice zpožděné o k vzorkovacích period T .

Filtr popsaný tímto výrazem se nazývá nerekurzivní nebo FIR filtr (filtr s konečnou impulsní odezvou).

Příklad : Potřeba vzorkování v určitém čase, vůbec ne. Nechte vzorkovací frekvenci F q = 48 kHz (zaokrouhleno nahoru na 50 kHz). Je nutné provést vzorkování po dobu 20 mikrosekund. Vezměme N = 5 a napíšeme vzorec:

y 0 = b 0 x ( 0 - 0) + b 1 x (0 - 1) + b 2 x (0 - 2) + b 3 x (0 - 3) + b 4 x (0 - 4) = b 0 x 0 + b 1 x - 1 + b 2 x - 2 + b 3 x - 3 + b 4 x - 4

y 1 = b 0 x ( 1 - 0) + b 1 x (1 - 1) + b 2 x (1 - 2) + b 3 x (1 - 3) + b 4 x (1 - 4) = b 0 x 1 + b 1 x 0 + b 2 x - 1 + b 3 x - 2 + b 4 x - 3

y 2 = b 0 x ( 2 - 0) + b 1 x (2 - 1) + b 2 x (2 - 2) + b 3 x (2 - 3) + b 4 x (2 - 4) = b 0 x 2 + b 1 x 1 + b 2 x 0 + b 3 x - 1 + b 4 x – 2

y 3 = b 0 x ( 3 - 0) + b 1 x (3 - 1) + b 2 x (3 - 2) + b 3 x (3 - 3) + b 4 x (3 - 4) = b 0 x 3 + b 1 x 2 + b 2 x 1 + b 3 x 0 + b 4 x – 1

y 4 = b 0 x ( 4 - 0) + b 1 x (4 - 1) + b 2 x (4 - 2) + b 3 x (4 - 3) + b 4 x (4 - 4) = b 0 x 4 + b 1 x 3 + b 2 x 2 + b 3 x 1 + b 4 x 0

y 5 = zapsáno jako y 0.

Poznámka: x 0 je čtení ADC v daném čase. Pokud má počet čtení ADC záporné znaménko, znamená to, že počet je předchozí. Chcete-li vypočítat y 0, musíte použít aktuální hodnotu ADC a čtyři předchozí hodnoty a pro výpočet y 1 musíte použít x 1 a čtyři předchozí hodnoty atd.

2. Struktura číslicových signálových procesorů

Základní operací číslicového zpracování signálu je operace násobení a sčítání (akumulace) výsledku násobení. Na kombinované sčítací a násobící zařízení se často odkazuje v popisech mnemotechnických pomůcek MAC (Multiplier-Adder Combination).Aby mohl procesor pracovat s vysokým výkonem, musí provést operaci MAC v jednom cyklu (taktu) procesoru. To by mělo být provedeno v hardwaru, nikoli softwaru. Vzorky signálu, koeficienty filtrů a instrukce programu jsou uloženy v paměti. K provedení operace je potřeba udělat z paměti tři vzorky – instrukci a dva faktory. Pro vysoce výkonný provoz je tedy nutné tyto tři vzorky odebrat v jednom cyklu procesoru. To znamená, že výsledek operace zůstává v zařízení pro provádění operace (v centrální procesorové jednotce) a neukládá se do paměti. V obecnějším případě je potřeba i operace zápisu výsledku do paměti, tzn. jsou vyžadovány čtyři přístupy do paměti na cyklus. Výkon procesoru je tedy primárně dán možnostmi výměny dat mezi centrální procesorovou jednotkou a pamětí procesoru a organizací jejich interakce.

Digitální signálové procesory musí mít Harvardská architektura s oddělenými datovými a příkazovými sběrnicemi. Díky tomu bude možné současně provádět přístupové operace k různým paměťovým zařízením, tzn. synchronně vybrat instrukci z paměti programu a násobič z datové paměti. Datová paměť by se měla skládat ze dvou částí (tradičně se jim říká paměť x a paměť y). Pro uložení vzorků signálu se používá např. paměť x a pro uložení koeficientů paměť y.

V procesorech Motorola, aby bylo možné provést dva načtení operandů v jednom cyklu, se tedy zvyšuje počet nezávislých paměťových modulů a počet sběrnic pro přenos dat. Procesory mají tři banky (moduly) paměti pro tři vzorky za cyklus a odpovídající počet sběrnic. Pokud není dostatek vnitřní paměti, mohou nastat problémy s výkonem. Na externích sběrnicích lze provést pouze jeden přístup do paměti na hodiny.

Digitální signálové procesory používají specializované zařízení pro generování adres (UGA), které tvoří adresy dat načtených z datové paměti. UGA pracují paralelně s ostatními moduly a umožňují současně s prováděním operací v ALU vypočítat adresy operandů pro další instrukci.

Cyklické procesy, tzn. opakování jednotlivých příkazů a jejich bloky zaujímají významné místo mezi algoritmy digitálního zpracování signálu. Obvyklá organizace smyček programovým způsobem vyžaduje použití příkazů pro formování a kontrolu podmínek pro ukončení smyček, které je nutné provést při každém předání „těla“ smyčky. Provedení těchto příkazů nějakou dobu trvá. Proto musí existovat hardwarové počítadlo cyklů. DSP využívá zařízení, která umožňují organizovat cykly s „nulovou ztrátou“ času pro organizaci (kontrolu podmínek ukončení).

Procesory Motorola používají instrukci smyčky DO, která pracuje na začátku a konci registrů smyčky (LC a LA).

Harvardská architektura automaticky otevírá vícestupňové potrubí (od 3 do 11 stupňů potrubí). V základní verzi: tři stupně dopravníku.

Základní varianta: Motorola DSP 56 000 = 560 = 56 K, kde K = 000

Číselný procesor

série v této sérii

3. Hlavní ukazatele číslicových signálových procesorů

1.) Způsob prezentace dat.

Podle tohoto ukazatele jsou všechny digitální signálové procesory rozděleny na:

1.1. Procesory s pevným bodem (FZ) nebo procesory s pevným bodem (FT).

1.2. Procesory s pohyblivou řádovou čárkou (FP) nebo procesory s pohyblivou řádovou čárkou (PT).

Nejběžnější jsou procesory s pevným bodem nebo procesory s pevným bodem – najdeme je ve všech telefonech.

V procesorech s pohyblivou řádovou čárkou jsou data reprezentována jako mantisa nebo exponent. Procesory s pohyblivou řádovou čárkou jsou mnohem složitější a nejdražší (několik set dolarů).

2.) Bitová hloubka reprezentace dat.

U procesorů s pevnou čárkou je bitová šířka 16 (pro většinu signálových procesorů) nebo 24 (pro Motorola).

U procesorů s pohyblivou řádovou čárkou je bitová hloubka 32 (z toho exponent je reprezentován 8 bity, mantisa 23 bity a znaménko 1 bit).

Procesory s plovoucí desetinnou čárkou mají velký rozsah reprezentace čísel (mantisu vyřazujeme), s přihlédnutím ke znaménku: od 2 −128 do 2 127 .

Rozsah reprezentace čísel nastavuje hranice mezi minimální a maximální přípustnou hodnotou reprezentovanou v určeném formátu a kódu.

Dynamický rozsah (DD):

DD = |max hodnota |/ |min hodnota ≠ 0 |

Dynamický rozsah v decibelech je:

20 lg( DD) = 20 lg(| maximální hodnota | / | minimální hodnota ≠ 0 |)

Dynamický rozsah signálů, se kterými mohou procesory pracovat bez zkreslení, je u procesorů s pevnou čárkou mnohem užší (o několik řádů). S relativně jednoduchými algoritmy zpracování to nemusí být důležité, protože Dynamický rozsah skutečných vstupních signálů je často menší než to, co umožňuje DSP, ale v některých případech může během provádění programu dojít k chybám přetečení. To vede k zásadně nevyhnutelnému nelineárnímu zkreslení výstupního signálu, podobnému zkreslení způsobenému ořezáváním v analogových obvodech.

3) Výkon

Jednou z nejčastějších chyb vývojářů je identifikace taktovací frekvence a výkonu, která je ve většině případů chybná. Velmi často se rychlost DSP udává v MIPS (miliony instrukcí za sekundu). Toto je nejsnáze měřitelný parametr. Výkon běžných procesorů je několik desítek MIPS.

Problémem porovnávání rychlosti různých DSP jsou však procesory

mají různé instrukční systémy a různé procesory vyžadují různý počet těchto instrukcí, aby provedly stejný algoritmus. Navíc někdy jeden procesor vyžaduje různý počet hodinových cyklů pro provedení různých instrukcí. Výsledkem je, že procesor s rychlostí 1000 MIPS se může ukázat jako několikrát pomalejší než procesor s rychlostí 300 MIPS, zejména s různými bitovými hloubkami.

Jedním z řešení tohoto problému je porovnání procesorů podle rychlosti provádění

určité operace, jako je operace multiply-accumulate (MAC). Rychlost

provádění takových operací je pro algoritmy využívající digitální technologie zásadní

filtrace, korelace a Fourierovy transformace. Bohužel i tento odhad je

poskytuje kompletní informace o skutečné rychlosti procesoru.

Nejpřesnější je odhad rychlosti provádění určitých algoritmů -

například filtrování FIR a IIR, ale to vyžaduje vývoj vhodných programů a pečlivou analýzu výsledků testů.

Existují společnosti zabývající se analýzou a porovnáváním procesorů z hlediska základních charakteristik včetně rychlosti. Lídrem mezi takovými společnostmi je BDTI (Berkeley Design Technology, Inc).

4. Hlavní výrobci signálových procesorů

1.) Texas Instruments (TI ) zaujímá asi 48 % trhu DSP. Byla to ona, kdo propustil 1982 . první DSP, který byl komerčně úspěšný. TMS32010 DSP byl použit ve hře Speak and Spell a také v mluvící panence jménem Julie. Všechny digitální signálové procesory Texas Instruments mají značku: TMS3200xxx.

2.) Pevná Analogová zařízení (AD). Všechna analogová zařízení DSP mají značku: ADSP21 xxx.

3.) Společnost Motorola. Řada: DSP560xx

DSP 561xx Procesory s pevným bodem.

DSP563xx

DSP566xx

DSP568xx

Firma Intel býval jedním ze tří největších výrobců signálových procesorů, ale nyní byl odsunut stranou.

Signálové procesory se vyrábějí i u nás, i když jsou o něco nižší než zahraniční protějšky, ale existují. Například: v současné době Výzkumný ústav elektronických technologií (NIIET) sériově vyrábí 16bitové procesory DSP s pevnou čárkou M1867VM X s výkonem 5 MIPS.

5. Implementace hardwaru

Digitální signálový procesor je rozdělen na dvě části: ovládací jednotku a řídicí jednotku.

Provozní blok

Blok řízení provozu.

do vstupních registrů x0, x1, y0, y1 data jsou přijímána z paměti a přenášena do MAC nebo ALU, které lze používat samostatně nebo ve dvojicích. Pokud chcete použít data s dvojnásobnou délkou, použijte zpravidla 16 bitů. Výsledek operace z akumulátoru A nebo B je přenesen do datové paměti přes posuvník - výstup.

Rozložení zátěže mezi MAC a ALU: 62 příkazů v základní verzi, z toho: 61 - ALU a 1 - MAC.

MAC se provádí 1000krát častěji než všechny ostatní příkazy a je to on, kdo určuje rychlost výkonu.

Rýže. Blokové schéma MAC

V bloku MAC dochází po vynásobení k prvnímu součtu s nulou a poté po každém násobení k součtu s každou hodnotou akumulátoru. Vždy jsou dvě nebo více baterií.

Posunovač umožňuje provádět směny při přenosu a načítání operandů bez použití dalších instrukcí.

Pokud je v procesorech Motorola (v základní verzi Motorola DSP 560xx) délka slova 24, pak délka rozšířeného slova je: 24 + 24 + 8 = 56 bitů, kde pro rozšíření dat je alokováno 8 bitů.

Je-li v procesorech Motorola délka slova 16, pak délka rozšířeného slova je: 16 + 16 + 8 = 40 bitů, kde pro rozšíření dat je alokováno 8 bitů.

Příklad reprezentace celých čísel ve formátech 56bitových akumulátorových dvojitých a rozšířených slov v procesorech Motorola DSP560xx:

Poznámka:

Na obrázku je přípona EXT vyplněna nulami - hodnotou 47. bitu znaménka.

Reprezentace FT celých čísel ve formátech doubleword a wideword předpokládá následující funkční bitovou distribuci:

1.) MSB MSB MSP MSB se používá:

· Jak ikonický při prezentaci celá čísla se znaménkem; hodnota MSB = 0 odpovídá kladnému znaménku a MSB = 1 zápornému znaménku; nula je považována za kladnou; zbývající bity jsou významné;

· jako nejdůležitější při prezentaci nepodepsaný čísla; celá čísla bez znaménka jsou celá čísla, která mají ve výchozím nastavení kladné znaménko.

2.) Jsou uvažovány všechny bity kromě bitu znaménka smysluplný; shodují se s že jo okraj formátu, tzn. nejméně významný bit LSB odpovídá nejméně významnému bitu binárního celého čísla.

3.) Na prezentaci celá čísla se znaménkem ve formátu "extended word" v příponě EXT dochází rozšíření znaku; to znamená, že všechny bity EXT jsou automaticky vyplněny hodnotou nejvýznamnějšího bitu znaménka MSB slova MSP. : L.S.P.

4.) Na prezentaci celá čísla bez znaménka ve formátu rozšířeného slova jsou všechny bity EXT nastaveny na nulu.